[发明专利]存储器控制电路、存储器控制方法和集成电路

说明书

技术领域

本发明涉及用于对具有用于防止信号反射的终端部件的存储器进行控制的存储器控制设备、存储器控制方法和集成电路。 

背景技术

在包括半导体存储器的系统中，半导体存储器的装置或者存储器模块被布置在印刷电路板上，并且通过传输电信号来交换命令和数据。在传输电信号的传输路径中，在例如数据总线和存储装置的连接点处的阻抗改变。结果，信号反射生成了电噪声，而这使得信号质量劣化。 

近来，处理器和LSI(大规模集成电路)的内部工作频率已迅速地增大，且存储装置之间的数据传送率已相应地提高。然而，上述由电噪声引起的信号质量劣化是干扰存储装置和IC芯片之间的高速数据传送的大因素。为了处理这种电噪声，通过将终端电阻器附接到在例如DDR-SDRAM中印刷电路板上的传输路径的末端，来减少信号反射的影响。 

然而，当在同一传输路径中安装有多个存储装置时，到要访问的存储装置的电信号受到来自不将访问的存储装置的信号反射的影响。因此，上述在传输路径的末端的终端电阻器无法一个一个地减少信号反射的影响，而这使得高速数据传送困难。因此，需要更精确的反射信号处理以实现更快的数据传送。 

为了执行更精确的反射信号处理，在例如DDR2-SDRAM中实现了片内终端(on-die termination，以下称为ODT)。在DDR2-SDRAM中，存储装置包括终端电阻器，并且可以通过ODT控制信号来接通和关断每个存储装置的终端电阻器。 

图7是用于描述在DDR2-SDRAM中ODT的布置的图。 

在存储装置703中，在片上安装有用于数据信号和数据选通信号(strobe signal)的终端电阻器Rt 701。通过经由外部ODT控制信号302接通和关断开关702，来接通和关断终端电阻器Rt701。 

图4是用于说明数据总线中数据和ODT控制信号之间的关系的图。 

当ODT控制信号(ODT)302被接通(为高电平)时，在从在存储器时钟CLK的前(上升)沿上的定时401开始过去了tAOND之后的定时402接通开关702，其中在定时401处检测到ODT控制信号302被接通。因此，终端电阻器Rt 701被连接，并且使得该电阻器的终端有效(接通)(403)。 

然后，在从CLK上升沿的定时404开始过去了tAOFD之后的定时405关断开关702，其中在定时404处检测到ODT控制信号的关断。结果，终端电阻器Rt 701被打开，并且该终端被设置为关断。在当前市售的DDR2-SDRAM中，时间tAOND通常等于两个存储器时钟周期，而tAOFD通常等于2.5个存储器时钟周期。 

当使用如上所述的DDR2-SDRAM时，即使在同一传输路径中安装有多个存储装置，也可以减少信号反射的影响。即，通过接通(连接)不将访问的存储装置的终端电阻器，可以抑制在要访问的存储装置上的信号反射的影响。这使得更快的数据传送成为可能。 

专利参考文献1讨论了与存储装置的ODT和通过ODT获得的信号完整性的改善相关的技术。专利参考文献1：日本专利特开2003-345735。 

发明内容

本发明要解决的问题

采用DDR2-SDRAM的存储器具有可以通过接通ODT来改善信号质量的优点，但也具有当在多个存储装置中接通ODT时存储装置的功耗增大的缺点。 

本发明的目的是提供一种存储器系统，其具有高的信号质量并且能够减少功耗。 

本发明的特征在于，提供一种存储器控制设备和存储器控制方法，其能够精确地控制形成在存储器中的终端电路以防止信号反射。 

解决问题的手段

为了实现上述目的，根据本发明的一个方面的一种存储器控制设备具有下面的布置。即， 

一种存储器控制设备，用于控制各自包括用于防止信号反射的终端部件的多个存储器，所述存储器控制设备包括： 

驱动部件，用于驱动所述终端部件；以及 

选择部件，用于根据要访问的存储器，从除了该要访问的存储器之外的存储器中，选择终端部件的驱动要被抑制的至少一个存储器。 

为了实现上述目的，根据本发明的一个方面的一种存储器控制设备具有下述布置。即， 

一种存储器控制设备，用于控制包括用于防止信号反射的终端部件的存储器，所述存储器控制设备包括： 

驱动部件，用于驱动所述终端部件；以及