[发明专利]串行数字数据通信接口

说明书

相关申请的交叉引用

本申请根据35USC119(e)条款要求于2006年9月21日提交的标题 为“Digital Data Communication For Data Converters”的临时申请第 60/846177号的优先权，其内容通过引用而结合于此。

技术领域

本发明涉及串行通信接口领域并涉及一种用于在发送与接收设备之 间的信道中存在传播延迟的情况下在它们之间提供高速率数据发送的方 法。

背景技术

一般而言，数据发送器(即具有数字数据输出的设备)通常需要以高 速率并且通常通过串行通信信道向其它设备(即数据接收器)递送数字数 据。用于设备之间通信的时钟速率(速度)常常充分地高以至于存在传播 延迟问题。未知、可变或者过度的传播延迟对同步接收器和发送器、维持 同步以及关于可靠地发送数字数据提出挑战。在这样的环境中使用的串行 通信协议以及用于实施这样的协议的装置和方法必须结合一种在发送器 与接收器之间的容许传播延迟的同步方法。另外，该装置和方法必须容许 在信号生成时的信号离散和变化。

目前，用于分立芯片上的设备之间通信的时钟速度通常约为 125MHz，而当设备在同一芯片上时可以使用约375MHz的速度。更快速 度在将来是可能的。在这些速度，设备必须适应信号传播延迟中的大量可 变性。信令延迟的差异和改变可能例如由制作工艺固有的变化、随时间变 化的环境条件、电源变化和其它因素造成。

由于成本是针对商品的一项重要考虑，所以需要一种不仅与高定价的 产品兼容而且与较低成本的产品如低成本的现场可编程门阵列(FPGA) 兼容的串行通信协议和接口，这些FPGA经常用来实施数字系统中诸如 发送器和接收器的设备。

也需要一种允许串行数据通信的接口和对接方法，其中发送器可以将 它的发送速率调节成接收器可以接受的发送速率。

发明内容

这些需要是通过一种适应信道传播延迟及其慢变化的用于一个或者 多个数据发送器与数据接收器之间通信的串行协议和接口来解决。该协议 需要数据接收器与数据发送器之间的三个逻辑信道：时钟信道、同步信道 和数据信道。如说明的那样，各逻辑信道由一个或者多个导体的分立物理 信道提供，但是如设想的那样，其它实施也是可能的。

在时钟信道上向数据发送器提供由数据接收器供应的时钟信号 CLK。在同步信道上使用由数据接收器供应的同步信号SYNC以请求数 据发送器发送帧(即数据发送单位)。在一些其它实施例中，接收器没有 请求帧，而SYNC从数据发送器发送到数据接收器，这表明帧的发送。 最后在数据信道上数据信号DOUT从数据发送器发送到数据接收器。

帧是一时间段，在该时间段期间中在数据信道上发送报头和/或数据。 帧长度由设备(即它们的设计)先决地协定或者由数据发送器或者数据接 收器确定，该帧长度是在帧期间中将要发送的位的总数目。对新帧(即开 始)的请求在同步信道上由数据接收器发送(而由数据发送器接收。)当 没有发送数据时(即在帧期间以外的时间)，同步信道由数据发送器监视， 而在同步信号由数据发送器读取时确定数据接收器已经请求新帧。

当已经接收对新帧的请求时，预定数目的数据位跟随其后的报头位通 过数据信道从发送器串行发送到接收器。使用来自接收器的时钟信号的位 发送速率应当不快于时钟速率的三分之一以保证接收器的准确数据检测。

数据接收器在对新帧的请求之后监视数据信道并且先检测报头位。报 头位由数据接收器用来确定用于后续位的采样时间。在帧完成时数据信号 设置成预定空闲状态。