[发明专利]用于使用工作全局历史寄存器的系统及方法

权利要求书

1.一种处理分支历史信息的方法，其包括：

在第一管线级中识别分支指令；

在所述第一管线级期间将所述分支历史信息加载到第一寄存器中；

在第二管线级中确认所述分支指令，其中在所述第二管线级期间将所述分支历史 信息加载到第二寄存器中。

2.如权利要求1所述的方法，其中当接收到分支目标地址高速缓冲存储器 (BTAC)命中时发生所述识别所述分支指令的步骤。

3.如权利要求1所述的方法，其中当接收到分支目标指令高速缓冲存储器(BTIC) 命中时发生所述识别所述分支指令的步骤。

4.如权利要求1所述的方法，其中所述第一管线级为指令高速缓冲存储器级。

5.如权利要求1所述的方法，其中所述第一寄存器及所述第二寄存器为移位寄 存器。

6.如权利要求5所述的方法，其中所述第一寄存器及所述第二寄存器为9-位移 位寄存器。

7.如权利要求1所述的方法，其中所述第一寄存器及第二寄存器存储用于条件 分支指令的分支历史信息。

8.如权利要求1所述的方法，其中所述第一寄存器及第二寄存器存储用于条件 分支指令及无条件分支指令的分支历史信息。

9.如权利要求1所述的方法，其中所述第二管线级为解码级。

10.一种管线处理器，其包括：

第一寄存器，其具有分支历史信息，

第二寄存器，其具有分支历史信息，

多个管线级，其中当识别分支指令时所述第一寄存器在第一管线级期间加载有所 述分支历史信息，其中第二寄存器在第二管线级期间加载有所述分支历史信息。

11.如权利要求10所述的管线处理器，其中当发生分支目标地址高速缓冲存储 器(BTAC)命中时识别所述分支指令。

12.如权利要求10所述的管线处理器，其中当发生分支目标指令高速缓冲存储 器(BTIC)命中时识别所述分支指令。

13.如权利要求10所述的管线处理器，其中所述第一管线级为指令高速缓冲存 储器级。

14.如权利要求10所述的管线处理器，其中所述第二管线级为指令解码级。

15.如权利要求10所述的管线处理器，其中所述分支历史信息进一步包括用于 条件分支指令的分支历史信息。

16.如权利要求10所述的管线处理器，其中所述分支历史信息进一步包括用于 条件分支指令及无条件分支指令的分支历史信息。

17.如权利要求10所述的管线处理器，其中所述第一寄存器及所述第二寄存器 为移位寄存器。

18.如权利要求10所述的管线处理器，其中所述第二寄存器用于将输入提供到 分支校正逻辑电路中。

19.一种处理分支历史信息的方法，其包括：

提取分支指令；

在第一管线级中识别所述分支指令；

在所述第一管线级期间将所述分支历史信息加载到第一寄存器中；及

在第二管线级中确认所述分支指令，其中在所述第二管线级期间将所述分支历史 信息加载到第二寄存器中。

20.如权利要求19所述的方法，其中当接收到分支目标地址高速缓冲存储器 (BTAC)命中时发生所述识别所述分支指令的步骤。

21.如权利要求19所述的方法，其中所述第一管线级为指令高速缓冲存储器级。

22.如权利要求19所述的方法，其中所述第二管线级为解码级。