[发明专利]共享存储器阵列p-阱的低电压列解码器

说明书

技术领域

本发明涉及具有分级地址解码组织的非易失性存储器。

背景技术

非易失性存储器装置广泛地用于便携式系统中，例如膝上型计算机、个人数字助 理(PDA)、移动电话及各种其它便携式装置及系统。这些非易失性存储器装置中的 大多数需要在内部产生以优化便携式装置的电力消耗且给系统设计者提供更多选择的 高电压供应。不管是否向非易失性存储器供应电力，所述存储器存储二进制信息，此 在便携式系统中非常有用。

使用浮动栅极装置来实现非易失性存储器，浮动栅极装置通过将其物理状态变为 两个或两个以上物理状态来存储信息。通过以向浮动栅极中注入电子及从浮动栅极中 抽取电子的方式改变浮动栅极装置的阈值电压来获得不同的物理状态。电子注入到浮 动栅极中产生较高的阈值电压，举例来说，其对应于已编程状态。从浮动栅极成功地 抽取电子使所述阈值电压降低，举例来说，其对应于擦除状态。三个或更多个状态可 提供如多级存储器的操作。

向浮动栅极中注入电子及从所述浮动栅极中抽取电子需要跨越栅极氧化物及在 浮动栅极装置的端子处的非常高的电场。通过施加比正常电力供应电压高的电压来获 得这些高电场。对应于二进制信息的物理状态产生两个或两个以上电流电平，只要非 易失性存储器单元被正确地偏置以通过浮动栅极中的各种电荷电平来读取存储在其中 的二进制信息。

由于这些原因，非易失性存储器具有电荷泵以产生完成其读取或写入功能所需的 高电压。这些高电压被路由到存储器单元以提供跨越其栅极氧化物层的所需电场。作 为使用高电压的结果，必须使用能够持续高电压的装置来实现到存储器单元的列及行 存取路径。

图1图解说明列解码器的组织。存储器装置100具有存储器阵列102，其具有2ⁿ列。列解码器104将所有所述列路由到2^m个读出放大器106，其中我们假设m＜n。存 储器阵列102通常形成为具有数千列。读出放大器的数量可从一个逻辑字线(16个读 出放大器)到同时读取的几个字线(64或128个读出放大器)地变化。

图2A图解说明具有一个级的分级的列解码器110，使得所需选择器的数量等于n (其中n是列的数量)且独立控制信号的数量为2^k，其中k被界定为k＝n-m。图2B 图解说明列解码器110包括2^m个选择器晶体管群组，所述2^m个群组中的每一者具有 2^k个选择晶体管，所述2^k个选择晶体管在其相应栅极处具有2^k个控制信号G<1> -G<2^k>。由于n是大于m的数量级，因此需要大量的控制信号2^k。

图3图解说明其中分级的级增加以减少将2ⁿ列连接到2^m个读出放大器所需的控 制信号的数量的配置。在此配置中，第一列解码器120具有连接到2^l个选择器的2ⁿ个输入列，每一者具有2^j个控制信号。第二列解码器122具有使用2^y个控制信号连接 到2^m个读出放大器的2^l个输入列。可显示：j＝n-1，y＝1-m，(2^jx2^y)＝2k，且(2^j+2^y) ＜＜2^k。此方法趋向于最小化控制信号的数量，增加选择器的数量，且尝试找到控制信 号的数量与选择器的数量之间的折衷。

提供图4以了解此方法的一个方面。图4显示以多个子阵列202A、202B、...、 202x组织的存储器200，其中每一子阵列依赖于其它子阵列。此组织在非易失性存储 器装置中非常普遍，因为其改善存储器的性能及灵活性。每一子阵列202A、202B、...、 202x的局部列204A、204B、204x连接到被路由到全局列206的相应第一级列解码器 206A、204B、...、206x。第二级列解码器208及根据图3的架构的第三级列解码器210 将全局列206连接到读出放大器212。列解码器的分级深度取决于局部列204A、204B 的数量及读出放大器212的数量。