[发明专利]功能性分子元件、其制造方法以及功能性分子装置

说明书

技术领域

本发明涉及一种具有特异导电性(specific conductivity)的功能性分子元件、其制造方法以及功能性分子装置。

背景技术

纳米技术是一种用于观察、制造和使用尺寸为约1亿分之一米(10^-8m＝10nm)的精细结构的技术。

在二十世纪八十年代的后半期，发明了称作扫描隧道显微镜的超高精度显微镜，使得可以看见单个原子和单个分子。扫描隧道显微镜的使用使得不仅可以观察原子和分子，而且可以逐一操作(操纵)它们。

例如，已经报道了其中将原子布置在晶体的表面上以绘制文字等的实例。虽然可以操作原子和分子，然而通过逐一操作大量原子或分子来制造或组装新材料或新装置是不切实际的。

为了通过操作原子或分子或它们的集合来形成纳米尺寸的结构，需要用于实现这样的操作的新型超精度加工技术。已经已知的用于具有这样的纳米精度的加工的微加工技术通常分为两种方式(system)。

两种方式中的一种包括那些至今已被用于制造各种半导体器件的方法，例如，其中硅晶片被微小且精确地切割或加工到极限，从而制造集成电路的所谓的自顶向下(top-down)方法。两种方式种的另一种包括所谓的自底向上(bottom-up)方法，其中作为极微小单元的原子或分子被用作构成部件，并且组装微小的构成部件以制造期望的纳米结构。

关于通过自顶向下方式能够制造小至何种程度的结构体的问题，戈登摩尔(英特尔公司的共同创立者)在1965年提出了著名的摩尔定律。该定律指出“晶体管的集成度每18个月加倍”。从1965年以后超过至少30年的时间里，半导体工业如摩尔定律所预言那样使晶体管的集成度增加。

由美国半导体工业协会(SIA)发表的今后15年内的半导体工业蓝图(发展路线图)ITRS(国际半导体技术蓝图)提出摩尔定律将保持有效的观点。

ITRS的2005年版本包括到2013年的短期蓝图和到2020年的长期蓝图。短期蓝图估计在2013年半导体芯片的加工规则(processrule)将为32nm，并且微处理器的栅极长度为13nm。长期蓝图估计在2018年半导体芯片的加工规则将为18nm，并且栅极长度为7nm，而在2020年它们将分别为14nm和6nm。

半导体芯片的小型化使得可以增加操作速度，并且同时减小功率消耗。而且，小型化增加由单个晶片获得的产品数量，由此可以降低生产成本。这就是对于新产品来说，微处理器制造商在晶体管的加工规则和集成速度上彼此竞争的原因。

1999年11月，美国的研究小组揭示了小型化技术的划时代研究结果。它是一种在由担任加利福尼亚大学伯克莱分校(Barkeley)计算机科学的主管Chenming Hu教授以及他的小组开发的称为FinFET的FET(场效应晶体管)上设计栅极的方法。该方法使得可以在半导体芯片上形成比过去多400倍的晶体管。

栅极是在FET中用于控制电子通过沟道(channel)流动的电极。在目前的一般设计中，栅极平行地设置于半导体的表面，用于从其一侧控制沟道。在这种结构中，不能切断电子的流动，除非栅极长度等于或大于预定长度。因此，栅极长度被认为是限制晶体管小型化的因素之一。

另一方面，在FinFET中，栅极形成为在沟道的两侧上延伸的叉形形状，由此沟道被有效地控制。与那些过去的结构相比，FinFET结构使得可以进一步减小栅极长度和晶体管的尺寸。

由研究小组制造的原型FET中的栅极长度为18nm，该值为现在普通栅极长度的十分之一，并且与在ITRS的长期蓝图中所示的2014年的尺寸相当。此外，其宣称为该值的一半的栅极长度也是可以的。Hu以及他的小组宣称关于这一点他们并没有提交专利申请，期待FinFET在半导体工业中被广泛采用。因此，FinFET可能会变成制造技术中的主流。

然而，还指出即使“摩尔定律”也迟早会遇到基于自然法则的限制。

例如，在目前作为主流的半导体技术中，通过光刻技术在硅晶片上加工电路图案，以制造半导体芯片。为了提高小型化程度，必须提高分辨率。为了提高分辨率，用于利用更短波长的射线的技术必须投入实际使用。

此外，晶体管的集成度的增加可能会使每半导体芯片产生的热量太大，可能导致加热至高温的半导体芯片的故障或芯片的热破坏。

而且，专家预言如果芯片的小型化在半导体工业中被进一步提高，则设备成本和工艺成本将扩大，并且还由于产量恶化，在大约2015年半导体工业可能会变成无利可图的。