[发明专利]用于处理器的加载/存储单元及其应用

权利要求书

1.一种不按程序次序地执行指令的处理器，包括：

加载/存储队列模块，包括被配置用于存储与第一类别的指令相 关联的信息的多个条目，所述信息包括与指令相关联的寄存器目的地 的指示；

加载/存储完毕缓存器，包括被配置用于存储指向所述加载/存储 队列模块的指针的多个条目；以及

耦合到所述加载/存储队列模块和所述加载/存储完毕缓存器的控 制逻辑模块，

其中，在具有属于所述第一类别的指令并且与高速缓存未中相关 联的特征的第一指令完毕时，所述控制逻辑模块被配置来：

使第一指针被存储在所述加载/存储完毕缓存器中，所述第 一指针指向与所述第一指令相关的所述加载/存储队列模块中的 条目，

使用所述加载/存储完毕缓存器和所述加载/存储队列模块 来继续取回对于所述第一指令的遭受高速缓存未中的数据的处 理，以及

如果所述第一指令仍是高速缓存未中，则将与所述第一指 令相关联的加载/存储队列模块中存储的信息传送到填充/存储缓 存器和加载/数据队列模块，

在取回所述遭受高速缓存未中的数据时，将所述遭受高速 缓存未中的数据存储在所述第一指令的目的地寄存器中，以及

其中，在第二指令完毕时，所述控制逻辑模块被配置来将所述第 二指令的目的地寄存器值与加载/存储队列和加载/数据队列模块中的 用于完毕的指令的任意条目的寄存器目的地值进行比较。

2.根据权利要求1的处理器，其中，所述第一类别的指令包括 从存储器读取数据以及将数据写入到存储器的指令。

3.根据权利要求1的处理器，其中，所述第一类别的指令包括 从协处理器的寄存器读取数据的指令。

4.根据权利要求1的处理器，其中，所述加载/存储队列模块的 每个条目包括用于存储虚拟地址位的虚拟地址字段、用于存储物理地 址位的物理地址字段、以及用于存储数据位的数据字段。

5.根据权利要求1的处理器，其中，所述加载/存储队列模块的 每个条目包括用于存储异常信息的字段。

6.根据权利要求1的处理器，其中，存储在所述加载/存储完毕 缓存器中的指针是完成缓存器标识值。

7.根据权利要求1的处理器，其中，所述加载/存储完毕缓存器 的每个条目包括用于存储异常信息的字段。

8.一种包括处理器的系统，所述处理器包括：

加载/存储队列模块，包括被配置用于存储与第一类别的指令相 关联的信息的多个条目，所述信息包括与指令相关联的寄存器目的地 的指示；

加载/存储完毕缓存器，包括被配置用于存储对于所述加载/存储 队列模块的指针的多个条目，以及

耦合到所述加载/存储队列模块和所述加载/存储完毕缓存器的控 制逻辑模块，

其中，在具有属于所述第一类别的指令且与高速缓存未中相关联 的特征的第一指令完毕时，

所述控制逻辑模块被配置来：

使第一指针被存储在所述加载/存储完毕缓存器中，所述第 一指针指向与所述第一指令相关联的所述加载/存储队列模块中 的条目，

使用所述加载/存储完毕缓存器和所述加载/存储队列模块 来继续取回对于第一指令的遭受高速缓存未中的数据的处理，以 及

在取回所述遭受高速缓存未中的数据时，将所述遭受高速 缓存未中的数据存储在所述第一指令的目的地寄存器中，以及

其中，在第二指令完毕时，所述控制逻辑模块被配置来将所述第 二指令的目的地寄存器值与加载/存储队列模块中的用于完毕的指令 的任意条目的寄存器目的地值进行比较。

9.根据权利要求8的系统，其中，所述第一类别的指令包括从 存储器读取数据以及将数据写入到存储器的指令。

10.根据权利要求8的系统，其中，所述加载/存储队列模块的每 个条目包括用于存储虚拟地址位的虚拟地址字段、用于存储物理地址 位的物理地址字段、以及用于存储数据位的数据字段。