[发明专利]非易失性存储器串行核心体系结构

说明书

相关申请的交叉引用

本申请要求在2006年11月27日提交的美国临时专利申请60/867,269的优先权的权益，该申请的全部内容通过引用包括在本申请中。 

背景技术

诸如数码照相机、便携式数字助理、便携式音频/视频播放器和移动终端的移动电子设备一直以来要求大容量存储器，优选的是具有不断增加的容量和速度能力的非易失性存储器。例如，目前使用的音频播放器可以具有介于256M字节至40G字节的存储器以用于存储音频/视频数据。由于在没有电力的情况下非易失性存储器可以保持数据，因此优先选择诸如快闪存储器和硬盘驱动器的非易失性存储器，从而延长了电池寿命。 

目前，硬盘驱动器具有高密度并且能够存储40-160G字节数据，但体积相对庞大。但是，快闪存储器，也被称作固态驱动器，由于其高密度、非易失性和相对硬盘驱动器的较小尺寸而受到欢迎。多层单元（MLC）的出现相对于单层单元进一步增加了对于给定面积的快闪存储器密度。本领域技术人员清楚地知道快闪存储器可以被配置为NOR闪存、NAND闪存或者任意其他类型的快闪存储器结构。NAND闪存由于其更紧密存储器阵列结构而在每个给定面积具有更高密度。为了进一步讨论，所提及到的快闪存储器可以被理解为诸如NOR、NAND类型快闪存储器的任意类型的闪存器件。 

虽然，现有快闪存储器模块对于许多目前的消费电子装置以足够的速度运行，但是这样的快闪存储器模块可能将不足以用于未来需要高数据率的装置中。例如，记录高清晰移动图像的移动多媒体装置可能要求存储器模块具有至少10MB/s的编程吞吐量，而当前的快闪存储器技术难以达到，因为当前的快闪存储器技术典型的编程数据率为7MB/s。由于对单元进行编程需要多步骤编程序列，所以多层单元闪存具有1.5MB/s的更低的速率。 

许多标准存储器装置在其用于接收和提供数据的并行数据接口的使用中存在问题。例如，一些存储器装置以高达30MHz的工作频率并行提供8、16或者32位数据。并行提供多位数据的标准并行数据接口在超过其额定工作频率运行时，公知地遭受诸如串扰、信号偏移和信号衰减的通信退化效应，这例如降低信号质量。为了增加数据吞吐量，在共有的美国专利其公开号为20070076479中披露了具有串行数据接口的存储器装置，其以例如200MHz的频率串行接收和提供数据。美国专利公开号为20070076479中描述的存储器装置可以被用在互相串联的存储器装置的系统中，如2007年2月16日提交的共有的美国临时专利申请号为60/902,003中描述的那样，其全部内容通过引用包括在本申请中。 

图1A示出美国专利公开号为20070076479中描述的互相串联的多个存储器装置的系统。参见图1A，串行互连5包括与存储器控制器串联的多个存储器装置。存储器控制器包括用于从集成了串行互连的系统接收系统命令和数据的系统接口，并且提供读取数据到系统。更具体地，装置0包括多个数据输入端口(SIP0、SIP1)、多个数据输出端口(SOP0、SOP1)、多个控制输入端口(IPE0、IPE1)和多个控制输出端口(OPE0、OPE1)。这些数据和控制信号从存储器控制器被发送到存储器装置5。第二存储器装置(装置1)包括与装置0同一类型的端口。装置1与装置0互连。例如，装置1可以接收来自装置0的数据和控制信号。也可以与装置0和装置1并排地以类似方式互连一个或者多个附加装置。串行连接中的最后一个装置(例如，装置3)在预定等待时间之后提供数据和控制信号返回到存储器控制器。每一个存储器装置(例如，装置0、1、2、3)输出IPE0、IPE1、OPE0和OPE1(即控制输出端口)的回波(IPEQ0、IPEQ1、OPEQ0和OPEQ1)给随后的装置。信号可以从一个装置被传递到随后的串联的装置。单时钟信号被提供给多个串行连接的存储器装置中的每一个。