[发明专利]实现不使用乘法器的有限脉冲响应滤波器的方法和设备

说明书

技术领域

本发明总的涉及数字信号处理领域。更具体的，本发明的实施例涉及 实现不使用乘法器的有限脉冲响应滤波器的方法和设备。

背景技术

滤波是在数字信号处理中最频繁使用的操作之一。滤波的方法之一是 利用有限脉冲响应(FIR)滤波器。在这种类型的滤波器中，用确定频率 响应输出特征的有限持续时间的脉冲响应对输入信号进行卷积。因为在采 样数据系统中通常使用FIR，所以信号和脉冲响应在时间和幅度上被量 化，从而产生离散采样。包括期望的脉冲响应的离散采样是FIR滤波器系 数。

对于每个输出采样的FIR滤波器计算是两步处理。多个输入信号采样 乘以对应数目的系数值(每一对的值乘在一起)。之后，所有的乘积被相 加在一起。系数的数目和数值对应于期望的频率响应。脉冲响应越长，滤 波器系数越多，因此需要的乘法就越多。

FIR滤波器的一个缺点是对于每一个输出采样所要求的计算很复杂。 例如，对于每一个输出采样，需要执行N个相乘-累加(MAC)操作。一个 100系数滤波器对于每一个输出采样都需要100个乘法和100个加法。

数字信号处理(DSP)集成电路是被设计成用于在计算非常大量的乘 法和加法的同时逐抽头(tap)地同时移动采样数据的专用计算引擎。尽 管有用于提高计算效率的多种方案，但是通常在希望的滤波器响应和抽头 的数量之间进行折衷。在衰减、平坦响应、通带和衰减区域中的波纹、过 渡带和更多之间进行折衷。其它折衷涉及到计算精度。对于系数和输入信 号采样有效的位的数量影响滤波器质量。滤波器设计者必须考虑以上全部 因素。

尽管制造集成电路产生的进步是降低了成本和实现乘法器所需的芯 片面积总量，但是乘法器在与其它算术操作例如加法器相比较时仍然是相 对昂贵的。该费用直接与逻辑门的数量相关。二进制加法器比二进制乘法 器的成本低，然而二进制加法器的使也应该最小化。如果当实现多通道设 计时滤波器设计者的目的是使成本最小化并且节约IC资源，则希望找到 最低限度地使用或者避免使用乘法器的滤波体系结构和方法。

存在减少在滤波器实施中使用的乘法器数量的方法。例如，利用滤波 器系数脉冲响应的均衡特征。然而，这通常减少2倍，并且在很多应用中 是不足够的。还有已知的方法是通过选择是2的幂次、或者少量的2的幂 次的和的系数来简化乘法器。在这种情况中的简化也是不足够的，因为这 种类型的滤波器通常要求第二滤波器以改善频率响应。在计算中减少乘法 器的数量的大多数方法的执行效果差，并且灵活性受到限制。

存在着对于低成本FIR滤波器的需要，该FIR滤波器对于在例如超声 系统的前端中对输入信号进行滤波的应用具有改善的性能和灵活性，在这 些应用场合，成本和芯片资源是需要考虑的。

发明内容

尽管存在实现没有乘法器的FIR滤波器的多种方法和系统，但是这些 方法和系统不完全令人满意。发明人已经发现了一种方法和系统，该方法 和系统把有限脉冲响应滤波器实施为各个单独分量运行和滤波器的总和。 对期望的滤波器响应所需要的所有分量滤波器的所述总和是在累加器中 被计算，并且对于每一个分量滤波器只计算那些作为在新和旧的抛弃的采 样之间的差值的分量滤波器的更新项。本发明节约了大量的芯片资源和制 造成本。

期望的脉冲响应被分解成等高的多个矩形脉冲响应的和，其每个作为 要求减法和加法的运行和来实现。使用以多个采样时钟运行的电路，在相 同的硬件上可以实现多个运行和。可以使用存储器和两个算术单元来实现 任意的脉冲响应的形状和长度的整个滤波器。两个或者更多这样的滤波器 被级联以获得期望的频率特性的更好的近似性。

本发明的一个方面提供了一种用于使用期望的脉冲响应来滤波信号 的方法。根据本发明的该方面的方法优选地开始于将期望的脉冲响应分解 成多个单独的矩形分量脉冲响应，输入信号到该多个矩形分量脉冲响应中 的每一个，使用输入信号来卷积该多个矩形分量脉冲响应的每一个，和对 该多个卷积求和，其中该和是对输入信号的期望的脉冲响应的响应。

该方法的另一个方面是其中卷积包括使用运行和。