[发明专利]VLIW处理器的虚拟功能单元

权利要求书

1、一种超长指令字(VLIW)处理器系统，包括：

多个发起槽，在所述多个发起槽当中并行地操作VLIW；

针对所述多个发起槽中各个发起槽的组的多个旁路网络簇，使得操作结果能被直接传递并能够避免通过统一寄存器堆而发生的延迟；

所述多个发起槽中每一个发起槽中的多个功能处理单元，所述多个功能处理单元的复本被分配给每一旁路网络簇；

至少两个虚拟发起槽，分别被布置于所述多个旁路网络簇中的各个簇中；以及

单个功能单元，通过所述虚拟发起槽而连接，并出现在所述多个旁路网络簇中的各个簇中；

其中，所述单个功能单元利用多端口而实现一次，并能够接收所述多个旁路网络簇上的操作数和输出结果，以避免通过所述统一寄存器堆而发生的延迟。

2、根据权利要求1所述的系统，还包括：

取指令单元(IFU)，用于将每个VLIW提供给所述多个发起槽；

包括供所述IFU访问的多个VLIW指令的程序；以及

编译器/调度器，知道每一发起槽、每一旁路网络簇、和通过所述虚拟发起槽而连接的单个功能单元的组织和限制，并且用于相应地对程序指令进行汇编以最优地利用处理器资源。

3、根据权利要求1所述的系统，还包括：

作为通过所述虚拟发起槽而连接的单个功能单元而被包括的加载-存储单元。

4、一种超长指令字(VLIW)处理器，包括：

八个发起槽的集合，在所述八个发起槽当中并行地操作VLIW；

针对所述八个发起槽中各个发起槽的两个组的一对旁路网络簇，使得操作结果能被直接传递并能够避免通过统一寄存器堆而发生的延迟；

所述八个发起槽中一些发起槽中的多个功能处理单元，所述多个功能处理单元的复本被分配给每一旁路网络簇；

至少两个加载-存储虚拟发起槽，分别被布置于所述一对旁路网络簇中的各个簇中；以及

单个加载-存储功能单元，通过所述虚拟发起槽而连接，并出现在多个旁路网络簇中的各个簇中；

其中，所述单个加载-存储功能单元利用多端口而实现一次，并能够接收所述两个旁路网络簇的操作数和输出结果，以避免在必须通过所述统一寄存器堆传递结果的情况下发生的延迟。

5、根据权利要求4所述的VLIW处理器，还包括：

取指令单元(IFU)，用于将每个VLIW提供给所述多个发起槽；以及

包括供所述IFU访问的多个VLIW指令的程序；

其中，知道每一发起槽、每一旁路网络簇、和通过所述虚拟发起槽而连接的单个加载-存储功能单元的组织和限制的编译器/调度器用于对最优地利用处理器资源的程序指令进行汇编。

6、根据权利要求4所述的VLIW处理器，还包括：

编译器/调度器，用于提供与具有多个虚拟视图的功能单元的操作的调度有关的任何约束。

7、一种在超长指令字(VLIW)处理器中降低构造成本和改进操作性能的方法，包括：

将发起槽分组进至少两个旁路网络簇中；以及

通过多端口来虚拟化至少一个物理功能单元，以使其出现在至少两个旁路网络簇中。

8、一种在多个发起槽中提供物理功能单元的多个虚拟视图的不分簇的静态调度VLIW处理器，并且所述不分簇的静态调度VLIW处理器向编译器/调度器提供了调度功能单元的操作的更大自由度。

9、根据权利要求8所述的处理器，其中，虚拟化后的功能单元，而不是功能单元的物理复本，提供了某些功能单元的多个虚拟视图，使得所述虚拟视图与发起槽相关联并且物理功能单元得以共享，以及在关联的编译器/调度器中包括了与相应发起槽中功能单元操作的互斥发起有关的约束。