[发明专利]用于微处理器的可配置高速缓冲存储器

说明书

相关申请案的交叉参考

本申请案主张2006年12月19日申请的题目为“链接分支历史缓冲器(LINKED BRANCH HISTORY BUFFER)”的第60/870,622号美国临时申请案及2006年12月15 日申请的题目为“具有预取及链接分支跟踪缓冲器以及快闪预取缓冲器的可配置皮高速 缓冲存储器(CONFIGURABLE PICOCACHE WITH PREFETCH AND LINKED BRANCH TRAIL BUFFERS，AND FLASH PREFETCH BUFFER)”的第60/870,188号美国临时申请 案的优先权，所述两个临时申请案的全文并入本文中。

技术领域

本发明涉及一种用于微处理器或微控制器的可配置高速缓冲存储器。

背景技术

管线式微处理器结构的瓶颈是存储器系统的高存取时间。用以解决此问题的典型方 法使用大型高速缓冲存储器且在初始高存储器存取时间之后每时钟传输多个数据字。小 型微控制器设计受限于可位于芯片上的高速缓冲存储器的量，且其不能支持大尺寸的高 等待时间但高处理量的窄存储器。因此，需要一种用于微控制器或微处理器的可配置高 速缓冲存储器。

发明内容

根据一实施例，一种用于中央处理单元的高速缓冲存储器模块可具有与存储器耦合 的高速缓冲存储器控制单元以及与所述控制单元及所述存储器耦合的高速缓存存储器， 其中所述高速缓存存储器具有多个高速缓冲存储器线，每一高速缓冲存储器线具有用于 存储待顺序发布的指令的存储区域及相关联控制位，其中所述多个高速缓冲存储器线中 的至少一个高速缓冲存储器线具有至少一个分支跟踪控制位，所述分支跟踪控制位在被 设定时提供在预定义分支指令已被发布的情况下对所述高速缓冲存储器线的自动锁定 功能。

根据进一步实施例，至少一个高速缓冲存储器线可进一步包含用于手动或自动锁定 所述高速缓冲存储器线的锁定控制位。根据进一步实施例，每一高速缓冲存储器线可进 一步包含用于指示所述高速缓冲存储器线的有效性的相关联控制位。根据进一步实施 例，每一高速缓冲存储器线可进一步包含用于指示所述高速缓冲存储器线是用作指令高 速缓冲存储器线还是数据高速缓冲存储器线的相关联控制位。根据进一步实施例，每一 高速缓冲存储器线可进一步包含与地址请求进行比较的相关联地址标记位字段、用于存 储所使用屏蔽的相关联屏蔽位字段以及用于根据所述屏蔽位字段对所述高速缓冲存储 器线的所述相关联地址标记的位进行屏蔽的屏蔽单元。根据进一步实施例，所述高速缓 冲存储器模块可进一步包含与所述存储器及所述高速缓存存储器耦合的预取单元，其中 所述预取单元经设计以将来自所述存储器的指令加载到另一高速缓冲存储器线中，其中 所述指令相继于当前从所述高速缓冲存储器线发布的指令。根据进一步实施例，所述预 取单元可控制以被启用或停用。根据进一步实施例，可使用最近最少使用的算法来确定 哪个高速缓冲存储器线将被盖写。

根据又一实施例，一种操作用于中央处理单元的高速缓冲存储器的方法可包含以下 步骤：将多个顺序指令存储在所述高速缓冲存储器的高速缓冲存储器线内；设定用于所 述高速缓冲存储器线的分支跟踪功能；以及执行从所述高速缓冲存储器线提取的指令， 其中所述高速缓冲存储器线在调用子例程后即被自动锁定。

根据进一步实施例，如果调用子例程的指令是所述高速缓冲存储器线中的最后一个 指令，那么可不执行所述自动锁定所述高速缓冲存储器线的步骤。根据进一步实施例， 所述方法可进一步包含在从所述子例程返回后即复位对所述高速缓冲存储器线的锁定 的步骤。根据进一步实施例，可在执行所述高速缓冲存储器线中所含有的指令后即调用 所述子例程。根据进一步实施例，可通过中断调用所述子例程。

根据再一实施例，一种操作用于中央处理单元的高速缓冲存储器的方法可包含以下 步骤：提供多个高速缓冲存储器线，其每一者具有用于存储指令或数据的存储区域及用 于控制每一高速缓冲存储器线的功能的多个控制位；将多个顺序指令存储在所述多个高 速缓冲存储器线中的一高速缓冲存储器线内；以及在设定所述高速缓冲存储器线中的所 述多个控制位中的分支跟踪功能位后，当在执行存储于所述高速缓冲存储器线中的指令 期间调用子例程时自动锁定所述高速缓冲存储器线。