[发明专利]直接存储器存取控制器

说明书

相关申请案的交叉参考

本申请案主张2006年12月15日申请的标题为“DMA唤醒模式(DMA WAKE UP MODE)”的第60/870,267号美国临时申请案和2006年12月15日申请的标题为“DMA 暂停模式(DMA SUSPEND MODE)”第60/870,295号美国临时申请案的权益，所述美 国临时申请案以全文引用的方式并入本文中。

技术领域

本申请案的技术领域涉及直接存储器存取控制器。

背景技术

直接存储器存取控制器(DMA)通常用于微处理器系统、集成微控制器等中。DMA 控制器用于独立于计算机系统的中央处理单元而执行从存储器到外围装置以及从外围 装置到存储器的数据传送。为此，可将DMA控制器视为具有受限能力的第二可编程处 理单元。一般来说，指令DMA控制器将特定量的数据从源位置传送到目的地位置。所 述源可在存储器(例如微控制器的数据存储器、外围装置的存储器)内，或为由外围装 置(例如，模数转换器、端口、俘获比较单元等)产生或在外围装置内可存取的数据。 目的地也可在存储器内，因此允许计算机系统或微控制器的存储器装置内的高速传送。 然而，目的地也可为外围装置，例如数模转换器、端口等。为了将数据从源传送到目的 地，DMA控制器必须接收相应的源和目的地地址。另外，需要指定每一传送长度。为 此，DMA控制器需要接收数据传送的长度或待传送的数据的开始和结束地址。

使用此些DMA控制器的微处理器系统通常用于手持型系统中，所述手持型系统对 功率消耗特别敏感。上文所述的DMA控制器与处理器以及集成和外部组件的互动导致 相当大的功率消耗。因此，需要一种经改进的具有DMA控制器的系统。

发明内容

根据一实施例，一种系统可包括：中央处理单元(CPU)，其可操作以在休眠或低 功率模式下和在活动模式下操作；多个系统组件，其可操作以在休眠或低功率模式下和 在活动模式下操作；直接存储器存取(DMA)控制器，其独立于所述CPU而操作，且 可操作以在休眠或低功率模式下和在活动模式下操作，其中所述DMA控制器进一步可 操作以将数据从存储器或外围装置传送和将数据传送到存储器或外围装置，其中当所述 系统处于休眠或低功率模式时，仅将所述DMA控制器和(如果必要的话)执行DMA 事务所必需的任何系统组件切换到活动模式中。

根据另一实施例，在DMA事务已完成之后，可将DMA控制器和执行DMA事务所 必需的任何系统组件切换回到休眠或低功率模式中。根据另一实施例，DMA控制器可 在至少一个数据传输已至少部分完成之后产生信号，所述信号用于去激活CPU的休眠 模式。根据另一实施例，所述系统可进一步包括功率管理单元，其用于控制多个低功率 操作模式，其中可将CPU和DMA控制器彼此独立地设置到低功率模式中，其中在第一 低功率操作模式期间，CPU以减小的时钟速度操作，且在第二低功率操作模式期间，停 止中央处理单元。根据另一实施例，CPU可通过第一中断等级而从低功率操作模式切换 到较高功率操作模式中，且DMA控制器可通过不同于第一中断等级的第二中断等级而 从低功率操作模式切换到较高功率操作模式中。根据另一实施例，DMA控制器可包括 多个通道，且每一通道包括一控制寄存器，所述控制寄存器包括可编程位，其确定是否 产生在数据传送完成后的所述信号。根据另一实施例，在数据传送完成后的信号可为中 断信号，且其中控制寄存器包括可编程位字段，其确定中断的优先级。根据另一实施例， 所述系统可进一步包括：用于存储一预定义数目的第一寄存器；用于对完成的DMA传 输的数目进行计数的第二寄存器；以及用于将第一和第二寄存器的内容进行比较的比较 器，其中仅在第二寄存器的内容等于或高于第一寄存器的内容的情况下产生所述信号。 根据另一实施例，所述DMA控制器可包括多个通道，且每一通道可包括一控制寄存器， 所述控制寄存器包括偏移位字段，其中如果源或目的地地址等于结束地址减去偏移，那 么产生所述信号。根据另一实施例，所述DMA控制器可包括多个通道，且每一通道包 括一唤醒寄存器，其中如果源或目的地地址等于存储在唤醒寄存器中的唤醒地址，那么 产生所述信号。