[发明专利]非易失性存储器的成扇形展开的高速系统体系结构和输入/输出电路

权利要求书

1、一种系统，包括：

控制器；以及

经由互连耦合到所述控制器的多组存储器设备，所述多组存储器 设备中的每组存储器设备包括多个存储器设备，其中在所述互连上时 间复用要传送到所述多组存储器设备中的每组存储器设备或从所述 多组存储器设备中的每组存储器设备传送的数据，并且在所述多组存 储器设备中的每组存储器设备与所述控制器之间提供数据有效信号。

2、如权利要求1所述的系统，其中所述多个存储器设备中的每 个存储器设备是NAND闪存设备。

3、如权利要求1所述的系统，其中所述控制器在与该组存储器 相关联的数据有效信号的上升沿上锁存从所述多组存储器中的一组 存储器传送的数据。

4、如权利要求2所述的系统，其中所述多个存储器设备中的每 个存储器设备能够同时执行读操作。

5、如权利要求2所述的系统，其中所述多个存储器设备中的每 个存储器设备能够同时执行写操作。

6、如权利要求2所述的系统，其中所述多组存储器设备等于四 组存储器设备，并且所述四组存储器设备中的每组存储器设备包括四 个存储器设备。

7、如权利要求1所述的系统，其中所述控制器同时配置所述多 个存储器设备中的每个存储器设备中的一个或多个配置寄存器。

8、一种装置，包括：

第一移位寄存器；

第二移位寄存器；

耦合到所述第一移位寄存器和所述第二移位寄存器的移位寄存 器控制逻辑，所述移位寄存器控制逻辑将所述第一移位寄存器配置成 以第一数据速率从输入缓冲器接收数据，并将所述第二移位寄存器配 置成以第二数据速率将数据传送到写逻辑，其中所述第一数据速率大 于所述第二数据速率。

9、如权利要求8所述的装置，其中所述写逻辑用于将所述数据 写入到NAND闪存阵列。

10、如权利要求8所述的装置，其中所述第一移位寄存器和所述 第二移位寄存器是128位移位寄存器。

11、如权利要求8所述的装置，其中所述移位寄存器控制逻辑还 将所述第一移位寄存器配置成以所述第二数据速率将数据传送到所 述写逻辑，并将所述第二移位寄存器配置成以所述第一数据速率从所 述输入缓冲器接收数据，其中所述第一数据速率大于所述第二数据速 率。

12、如权利要求11所述的装置，其中所述第一数据速率大于40 MHz。

13、一种装置，包括：

第一移位寄存器；

第二移位寄存器；

耦合到所述第一移位寄存器和所述第二移位寄存器的移位寄存 器控制逻辑，所述移位寄存器控制逻辑将所述第一移位寄存器配置成 以第一数据速率从感测逻辑接收数据，并将所述第二移位寄存器配置 成以第二数据速率将数据传送到输出缓冲器，其中所述第二数据速率 大于所述第一数据速率。

14、如权利要求13所述的装置，还包括耦合到所述移位寄存器 控制逻辑的数据有效输出缓冲器，所述数据有效输出缓冲器用于生成 指示从所述第二移位寄存器传送的数据何时是有效的数据有效信号。

15、如权利要求13所述的装置，其中所述移位寄存器控制逻辑 还将所述第一移位寄存器配置成以所述第二数据速率将数据传送到 所述输出缓冲器，并将所述第二移位寄存器配置成以所述第一数据速 率从所述感测逻辑接收数据，其中所述第二数据速率大于所述第一数 据速率。

16、如权利要求15所述的装置，其中所述第二数据速率大于40 MHz。

17、如权利要求13所述的装置，其中所述第一移位寄存器和所 述第二移位寄存器是128位移位寄存器。

18、如权利要求13所述的装置，其中所述感测逻辑耦合到NAND 闪存阵列。