[发明专利]NAND闪存的基于命令的控制

权利要求书

1.一种非易失性存储器装置，包括：

非易失性存储单元的阵列；以及

耦合到所述阵列并包含时钟信号引脚和一组输入/输出信号引脚 的接口，所述接口将第一信号理解为命令，在第一一个或多个时钟周 期期间在一组输入/输出引脚上接收所述第一信号，所述接口将第二信 号理解为地址，在所述第一一个或多个时钟周期之后的第二一个或多 个时钟周期期间在所述一组输入/输出引脚上接收所述第二信号，所述 接口将第三信号解释为数据，在所述第二一个或多个时钟周期之后的 第三一个或多个时钟周期期间在所述一组输入/输出引脚上接收所述 第三信号，所述接口使用由所述时钟信号引脚接收的时钟信号来锁存 所述第一信号、第二信号和第三信号；

其中通过所述接口利用所述命令、地址和数据来控制所述阵列。

2.如权利要求1所述的装置，其中所述阵列是NAND闪速阵列。

3.如权利要求1所述的装置，其中所述命令信号包括指示所述 命令是读命令还是写命令的信号以及指示所述第二一个或多个时钟 周期和所述第三一个或多个时钟周期的长度的信号。

4.如权利要求1所述的装置，其中所述接口还包括承载指示所 述第一一个或多个时钟周期的开始的信号的另一引脚。

5.如权利要求1所述的装置，其中所述接口不包括单独专用于 指示地址锁存或读/写选择的任何引脚。

6.如权利要求1所述的装置，还包括耦合到所述接口以将所述 第一信号传送给所述接口的主机设备，所述主机设备未包含在与所述 接口相同的集成电路中。

7.一种用于控制非易失性存储器设备的方法，包括：

将第一信号理解为操作非易失性存储器设备的命令，在第一一个 或多个时钟周期期间在一组输入/输出线上接收所述第一信号，所述命 令指示读操作或写操作；

将第二信号理解为地址，在所述第一一个或多个时钟周期之后的 第二一个或多个时钟周期期间在所述一组输入/输出线上接收所述第 二信号，所述地址指示数据传输操作的起始位置；以及

将第三信号理解为数据，在所述第二一个或多个时钟周期之后的 第三一个或多个时钟周期期间在所述一组输入/输出线上接收所述第 三信号，所述数据将传送到所述非易失性存储器设备的从所接收的地 址开始的地址块或是从此地址块传送的；

其中利用单个时钟信号来锁存所述地址和数据。

8.如权利要求7所述的方法，其中利用另一信号来锁存所述命 令。

9.如权利要求7所述的方法，其中所述接收命令的步骤包括接 收操作NAND闪存设备的命令。

10.如权利要求7所述的方法，其中在所述命令中指示所述第三 一个或多个时钟周期。

11.如权利要求7所述的方法，还包括在所述接收数据的步骤之 后自动返回到接收操作模式。

12.一种用于控制非易失性存储器设备的装置，所述装置包括：

在第一一个或多个时钟周期期间在一组输入/输出线上将第一组 信号从主机设备发送到非易失性存储器设备的部件，其中所述第一组 信号被所述非易失性存储器设备理解为命令；

在所述第一一个或多个时钟周期之后的第二一个或多个时钟周 期期间在所述一组输入/输出线上将第二组信号从所述主机设备发送 到所述非易失性存储器设备的部件，其中所述第二组信号被所述非易 失性存储器设备理解为数据传输的起始地址；

在所述第二一个或多个时钟周期之后的第三一个或多个时钟周 期期间在所述一组输入/输出线上在所述主机设备与所述非易失性存 储器设备之间传送第三组信号的部件，其中所述第三组信号被所述非 易失性存储器设备理解为数据传输的数据；以及

提供单个时钟信号以便使所述第二和第三组信号同步的部件。

13.如权利要求12所述的装置，还包括提供另一信号以使所述 第一组信号同步的部件。