[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置，更具体地，涉及高度可靠的铜布线结构及其制造方法。

背景技术

通常，已经广泛地将铝(Al)或Al合金用作半导体装置的布线材料，并已经广泛地将二氧化硅(SiO₂)用作半导体装置的中间层绝缘膜材料。然而，随着半导体装置微细化和高速化推进，为了改善布线中所产生的信号输送延迟，已经普及将展示出更低电阻的铜(Cu)用作布线材料且已经普及将具有更低介电常数的低介电常数膜用于绝缘膜。正常地，当形成Cu布线时，使用金属镶嵌法，因为通过干法蚀刻难以对Cu进行加工。就所述金属镶嵌法而言，在半导体衬底上形成的绝缘膜中形成沟槽，将Cu嵌入所述沟槽中，将所述布线沟槽中的Cu之外的过量Cu研磨以形成Cu布线。此外，当将Cu用作布线材料时，为了防止Cu扩散入绝缘膜中并为了防止腐蚀Cu，必须在Cu的周围提供阻挡层。下文中，将通过参考附图对目前使用的典型的Cu布线制造方法进行描述。

图37A显示了下层布线，在所述下层布线上形成了上层布线。通过使用与下述上层相同的方法也能够形成该部分。在其上形成绝缘膜1b(图37B)，然后利用平版印刷术和各向异性蚀刻在所述绝缘膜中形成布线沟槽和布线孔(图37C)。随后，形成阻挡膜2b，并嵌入Cu3b(图37D)，所述阻挡膜2b为半导体膜。然后，通过化学机械研磨(CMP)将所述布线沟槽或布线孔之外过量Cu和半导体阻挡膜除去(图37E)，并形成作为绝缘体的阻挡膜4b以产生Cu布线结构，其中由作为导体的阻挡金属层来覆盖底面和侧面并由作为绝缘膜的阻挡层来覆盖顶面(图37F)。

作为用于覆盖Cu布线表面的阻挡绝缘膜，使用氮化硅(SiN)、硅碳氮化物(SiCN)等。然而，那些物质的相对介电常数通常高达5.0以上，使得所述布线的有效介电常数降低。这使得难以对在所述布线上产生的信号输送延迟进行改善。为了降低所述布线的有效介电常数，已经对施加具有更低相对介电常数的膜作为阻挡绝缘膜进行了研究。专利文献1公开了一种关于SiCN膜的技术，通过控制原料气和成膜条件，将所述SiCN膜的介电常数降至约4.0，同时保持了耐Cu扩散性。此外，作为降低所述阻挡膜介电常数的方法，专利文献2公开了一种技术，其利用含氧的气体和具有Si-H键的烷氧基化合物或具有Si-H键的硅氧烷作为成膜气体，通过进行等离子反应，形成了具有Cu阻挡特性且相对介电常数为3.4～4.3的绝缘膜。

在那种情况下，Cu扩散防止效果不足或者与Cu的粘合性能不足。因此，存在这样一个关于可靠性的问题，即耐电迁移(EM)性劣化使得布线易于切断。而且，当利用含氧(O)的成膜气体在Cu上形成低介电常数膜时，存在这样一个问题，即可靠性变得极度劣化，因为在成膜时Cu的表面被氧化。

专利文献1：日本未审查专利公布2004-289105专利文献2：日本未审查专利公布2002-164429

然而，在使用专利文献1中所述的技术时，仅能够将相对介电常数降至约4.0。因此，为了进一步降低相对介电常数，提出了诸如膜密度降低、耐Cu扩散性劣化、与Cu的粘合性能劣化等的问题。此外，还存在这样一个因可靠性而产生的问题，即耐电迁移(EM)性劣化使得布线变得易于切断。同时，当使用专利文献2中所述的技术时，在Cu上直接成膜时，在成膜的同时Cu的表面也被氧化，因为成膜气体包含氧。这使得布线中易于产生断口，因为耐EM性和应力迁移(SM)发生了劣化。

本发明的目的是提供半导体装置及其制造方法，在所述半导体装置中，布线可靠性的劣化能够受到抑制且降低了布线的相对介电常数。

发明内容

为了实现上述目的，根据本发明的半导体装置为具有含铜布线的半导体装置，其中：含铜布线覆盖有阻挡绝缘膜；且所述阻挡绝缘膜包含有机二氧化硅组分，所述有机二氧化硅包含不饱和烃和无定形碳。

根据本发明的半导体装置制造方法为用于制造具有含铜布线的半导体装置的方法。所述方法由有机二氧化硅结构的阻挡绝缘膜覆盖含铜布线，所述有机二氧化硅结构包含不饱和烃和无定形碳。

利用本发明，可降低布线间的电容而不会劣化含铜布线的可靠性。因此，可实现高速且低功率消耗的LSI。

具体实施方式

下文中，将通过参考附图对本发明的实施方案进行详细描述。