[发明专利]PN结及MOS电容器混合减低表面场晶体管

说明书

技术领域

本发明一般涉及半导体装置且明确地说涉及高电压减低表面场(RESURF)晶体管 装置及制造此类装置的方法。

背景技术

垂直及横向高电压晶体管两者均广泛用于电力应用中。在导通状态中，需要晶体 管具有低导通电阻以使传导损失降到最低。在关断状态中，需要晶体管具有高击穿或 阻断电压。横向RESURF晶体管是具有彼此横向间隔的源极及漏极且具有位于源极与 漏极区域之间的漂移区域的横向装置。在导通状态中，电流穿过漂移区域在源极与漏 极之间流动，而在关断状态中，漂移区域被耗尽以防止电流流动。为增加功率晶体管 的性能特性，2000年8月1号颁布的美国专利6,097,063(发明人Fujihiro(富士広)) 以及2001年3月27号颁布的美国专利6,207,994B1(发明人Rumennik(儒曼尼科) 等人)揭示在横向装置中使用具有交替层的第一及第二导电率类型(p/n)的半导体材料 的漂移区域。1993年1月1号颁布的美国专利5,216,275(发明人Chen(陈))及1995 年8月1号颁布的美国专利5,438,215(发明人Tihanyi(蒂汉尼))将此概念应用于 垂直装置。以下论文值得关注的是其揭示在VDMOS装置中于漂移区域的侧壁处使用 金属厚氧化物以增加阻断电压或增加背景掺杂-“Oxide-Bypassed VDMOS (OBVDMOS0：An Alternative to Superjunction High Voltage MOS Power Devices”，by Liang et al.，IEEE Electron Devices Letters，Vol.22.NO.8，Pages 407-409，August 2001 (“氧化物旁通VDMOS(OBVDMOS0：超级结高电压MOS电力装置”，Liang(梁) 等人，IEEE电子装置通讯，卷22，编号8，页407-409，2001年8月)。本发明相对 于这些技术的优点是当处于电压阻断状态时使用四侧耗尽区域而非使用两侧耗尽区 域。

存在对既具有高阻断电压又具有甚至更低导通状态电阻的晶体管的持续需要。本 发明解决此需要。

发明内容

根据本发明，提供一种用来解决以上所论述需要的解决方案。

根据本发明的特征，提供

半导体装置，其包含：

半导体衬底；

提供于所述衬底中的源极区域及漏极区域；其中所述源极区域与所述漏极区域彼 此横向间隔开；

位于所述衬底中所述源极区域与所述漏极区域之间的漂移区域；

其中所述漂移区域包括具有延伸于所述源极区域与所述漏极区域之间的至少第 一及第二沟槽式电容器的结构，所述沟槽式电容器具有内板及邻近于所述内板的介电 材料；且进一步包括具有至少第一导电率类型的第一区域、第二导电率类型的第二区 域及所述第一导电率类型的第三区域的堆叠，其中所述堆叠位于所述至少第一与第二 沟槽式电容器之间且与所述第一及第二沟槽式电容器的所述电介质接触；

其中当所述装置处于导通状态时，电流穿过所述第二导电率类型的所述第二区域 在所述源极与漏极区域之间流动；且当所述装置处于关断/阻断状态时，所述第二导电 率区域分四路耗尽到所述堆叠的所述第一及第三区域且耗尽到所述第一及第二沟槽式 电容器。

根据本发明的另一特征，提供

一种制造半导体装置的方法，其包含：

提供具有彼此横向间隔开的源极及漏极的半导体衬底，其中在所述源极与漏极区 域之间具有漂移区域；

在所述漂移区域中形成一区，所述区包括至少第一导电率类型的第一区域、位于 所述第一区域顶部上的第二导电率类型的第二区域及位于所述第二区域顶部上的所述 第一导电率类型的第三区域；及

在所述区中产生延伸于所述源极与所述漏极之间的至少两个间隔沟槽式电容器， 其中在所述沟槽式电容器之间形成与所述沟槽式电容器电连接的所述第一、第二及第 三区域的堆叠。

本发明具有以下优点：

1.提供在阻断模式中除PN结耗散外还使用MOS电容器耗散的RESURF高电压 晶体管。此允许漂移区域中的显著较高掺杂且因此极大地减低晶体管的导通状态电阻。

2.通过在阻断模式中使用来自四个侧的耗散，存在优于已知的两侧耗散的改进， 因此改进晶体管的性质。

附图说明