[发明专利]AC耦合接口电路

说明书

技术领域

本发明涉及接口电路，更详细而言是涉及差动电缆与AC耦合的接口电路。

背景技术

近年，作为LSI间的数据传送方式，公知将并行数据转换为串行数据，并将串行数据作为小振幅的差动信号来进行传送的串行差动传送方式。在串行差动传送方式中，可通过两端子高速地传送数据，不仅可降低消耗电力·电路面积，还具有提高抗干扰性或抑制产生噪声的效果，所以可确保高可靠性。此外，在串行差动传送方式中，可采用时钟恢复方式，可将时钟信号加入数据信号。由此，不需要用于传送时钟信号的线路，所以不仅削减了电缆数，而且由于不需要时钟信号与数据信号之间的时间补偿，还能够使信号质量得到提高。

此外，数据传送系统，不仅被用于如电视或DVD这样的电器产品，还渐渐被用于如汽车那样的易于产生干扰噪声的环境中。例如，存在从拍摄汽车的后方的照相机装置向设置于驾驶座上的监视器装置传送视频信号，并通过在监视器装置中显示汽车后方的影像来辅助汽车的倒车驾驶的系统。在这样的状况下，存在由于干扰噪声等的ESD(Electro-StaticDischarge：静电放电)而破坏LSI的危险。为此，如在JP专利第3699764号(专利文献1)、JP专利第3419359号(专利文献2)、JP特开平5-37504(专利文献3)中所公开，优选通过在基板布线上的电容对差动电缆与LSI之间进行AC耦合，从而防止基于ESD的LSI的破坏，谋求提高对于LSI的断线故障的耐抗性。

[专利文献1]JP专利3699764号公报

[专利文献2]JP专利3419359号公报

[专利文献3]JP特开平5-37504号公报

然而，在现有的AC耦合接口电路中，直到差动信号的振幅稳定为止的时间(稳定化时间)，由于依存于终端电阻的电阻值和电容耦合的电容值，所以缩短该稳定化时间是困难的，以短时间传送大量的信息量很困难。因此，现有的接口电路，主要被利用于单方向的数据传送。

发明内容

根据本发明的一个方面，AC耦合接口电路是搭载于通过差动电缆来执行双方向的数据传送的半导体集成电路装置中的接口电路，其特征在于，具有：信号线对，其用于传递差动信号；电容对，其用于将所述信号线对与所述差动电缆进行AC耦合；电阻元件，其将所述信号线对相互连接；差动驱动器，其输出端子对与所述信号线对连接，并且，在数据发送时对发送数据进行接收，将该发送数据转换为差动信号后输出；差动接收器，其输入端子对与所述信号线对连接，并且，在数据接收时接收由信号线对所传递来的差动信号并将该差动信号转换为接收数据；以及电位设定部，其在所述信号线对被传递差动信号之前，将该信号线对中的电位设定为预先规定的稳定电位。

在上述接口电路中，可确保对基于ESD(Electro-Static Discharge：静电放电)的LSI破坏的耐抗性，并缩短差动信号的振幅达到合适值的时间(稳定化时间)。

优选所述差动驱动器，以所述差动信号的振幅渐渐增大的方式开始该差动信号的输出。

在上述接口电路中，能够防止信号线对的电位急剧变动，可进一步缩短稳定化时间。

优选所述差动驱动器，以所述差动信号的振幅渐渐减小的方式结束该差动信号的输出。

在上述接口电路中，可再次将信号线对的电位恢复到稳定电位，可在接下来的数据传送时不进行预充电处理，就开始差动信号的输出。

如上所述，可确保对基于ESD(Electro-Static Discharge：静电放电)的LSI破坏的耐抗性，并缩短差动信号的振幅达到合适值的时间(稳定化时间)。

在此，本发明的目的在于，确保针对基于ESD的LSI破坏的耐抗性，并且缩短从差动信号的输出开始至差动信号的振幅稳定在适当的值为止的时间(稳定化时间)。

附图说明

图1是表示本发明的第一实施方式的接口电路的结构的示意图。

图2是图1表示的半导体集成电路装置的外观图。

图3是表示数据发送开始时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图4是表示数据发送结束时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图5是表示不执行预充电处理时的信号振幅的波形图。

图6是表示图1所示的接口电路的变形例的示意图。

图7是表示数据发送开始时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图8是表示数据发送结束时的发送侧、差动电缆、接收侧的各个信号振幅的波形图。

图9是表示本发明的第二实施方式的接口电路的结构的示意图。