[发明专利]独立链路和体选择

说明书

相关申请的交叉引用

本申请要求2006年12月22日提交的美国专利申请11/643850的权益，其为2005年12月30日、名称为“多个独立链路串行存储器”的美国专利申请11/324023的部分继续申请(其要求2005年9月30日的美国临时申请60/722368的权益)，这两个申请的内容通过引用全部包括在本申请中。 

技术领域

本发明涉及具有多个链路和多个存储体的存储器系统。 

背景技术

当前消费电子装置使用存储器装置。例如，诸如数码照相机、便携式数字助理、便携式音频/视频播放器和移动终端的移动电子装置一直以来要求大容量存储器，优选的是具有不断增加容量和速度能力的非易失性存储器。由于在没有电力的情况下非易失性存储器和硬盘驱动器可以保持数据，因此延长了电池寿命，从而非易失性存储器和硬盘驱动器是优先的。 

虽然，现有存储器装置以对于许多当前的消费电子装置足够的速度运行，但是这样的存储器装置用于要求高数据速率的未来电子装置和其他装置中可能并不足够。例如，记录高分辨率移动图像的移动多媒体装置可能要求存储模块比使用当前存储器技术的存储器模块具有更大的编程吞吐量。但是这样的高频率的信号质量存在问题，其在存储器的工作频率上设定了实际的限制。存储器使用一组并行输入/输出(I/O)引脚和其它部件通信，引脚的数量依赖于具体实现。I/O引脚接收命令指令和输入数据并且提供输出数据。这通常被称为并行接口。例如，高速操作可以导致诸如串扰、信号扭曲和信号衰减的通信退化效应，其降低信号质量。 

为了在系统板上实现较高密度和较快速操作的结合，存在两种设计技术：串行互连配置和诸如多点的并行互连配置。这些设计技术可以被 用来克服决定硬盘与存储器系统之间存储器交换的成本和操作效率的密度问题。但是，多点配置相对于串行互连配置具有缺陷。例如，如果多点存储器系统的点的数量增加，则由于每一引脚的负载效应，延迟时间也增加，从而削弱了多点存储器系统的总的性能。这是由于存储器装置的金属线电阻器-电容器负载和引脚电容量。诸如存储器装置的装置中的串行链路可以使用单个引脚输入，其串行接收所有的地址、命令和数据。串行链路可以提供串行互连配置来通过配置有效地控制命令位、地址位和数据位。配置中的装置可以是存储器装置，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)和闪烁存储器。 

发明内容

本发明提供了用于具有多个存储体和多个链路的存储器系统中的方法和系统。所述系统允许从任意链路对任意体的读出和写存取，但提供电路来防止无效存取尝试。当从多个链路对同一个体同时或者交迭读或者写存取时，存在无效的存取尝试。当从同一个链路对多个体同时或者交迭读或者写存取时，存在无效的存取尝试。一些实现以用于对每一链路执行切换的公共电路为其特征，从而简化了制造。通过这样的实现，切换电路的每一实例被配置以反映其在整个系统中的位置的特定方式来运行。 

根据一个主要方面，本发明提供一种存储器系统，包括：多个存储体；多个链路控制器，每一链路控制器具有用于接收控制和数据的至少一个输入并具有用于输出所述数据的至少一个输出；对于每一存储体的第一切换逻辑，用于接收用于每一链路控制器的至少一个输出，并且用于传递仅一个链路控制器的至少一个输出到所述存储体；对于每一链路控制器的第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器；和切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。 

在有些实施例中，所述第一切换逻辑包括多个切换元件，用于每一链路控制器的对应的多个输出。 

在有些实施例中，所述第二切换逻辑包括单个切换元件，用于从每一存储体接收串行输出。 

在有些实施例中，所述多个存储体包括两个存储体并且所述多个链路控制器包括两个链路控制器。 

在有些实施例中，所述切换控制器逻辑包括：对于每一存储体的各自的切换控制器。 

在有些实施例中，所述切换控制器具有实质相同的电路实现，其中，每一切换控制器包括：链路识别逻辑，用于接收所述切换控制器将根据所述切换控制器在所述系统中的多个可能位置的所选择的一个来操作的指令。