[发明专利]输出电路

说明书

技术领域

本发明一般涉及脉冲电路，具体涉及输出脉冲信号的输出电路。

背景技术

半导体集成电路的信号输出部分通常使用串联连接了PMOS晶体管和 NMOS晶体管的CMOS类型的输出电路。将应当输出到电路外部的信号施 加到PMOS晶体管和NMOS晶体管的栅极，控制各晶体管的导通/截止， 由此将PMOS晶体管和NMOS晶体管之间的连接点电连接在高电压侧 (电源电压侧)或者低电压侧(接地侧)中任一个被选侧。通过将PMOS 晶体管和NMOS晶体管之间的连接点连接至输出端子，能够将输出信号从 输出端子输出。

在如上所述的CMOS输出电路中，需要将电路设计成输出信号的上升 沿的斜率(Rise Slew)和下降沿斜率(fall slew)均衡地大致相等。此 时，通过调整各晶体管的驱动能力或者调整向各晶体管提供栅极输入的路 径的延迟，能够独立地调整输出信号的上升沿的斜率和下降沿的斜率。但 是，在这种方法中，通常难以进行微调以使上升沿斜率和下降沿斜率相匹 配，因此难以设计均衡性好的CMOS输出电路。

另外也存在以下的方式：对于PMOS晶体管和NMOS晶体管双方采 用并联连接了多个晶体管的构成，通过改变驱动的晶体管数，来控制输出 信号的斜率。但是，在这种方式的电路中存在以下的问题：电路规模变 大，并且由于改变驱动晶体管数而导致的驱动能力的变化为阶梯状、不连 续，因此难以进行微调。

专利文献1：日本专利文献特表2001-508635号公报；

专利文献2：日本专利文献特开2005-217840号公报；

专利文献3：日本专利文献特开2005-236395号公报。

发明内容

鉴于以上的问题，本发明的目的在于提供一种能够进行调整以使输出 信号的上升沿的斜率和下降沿的斜率相匹配的、规模较小的输出电路。

输出电路的特征在于包括：向信号输出端输出在第一电位和第二电位 间转变的信号的信号输出单元、负载量可变的负载电路、切换信号输出端 和负载电路之间的电导通/电截止的第一开关电路。

根据本发明的至少一个实施例，通过第一开关电路的导通/截止能够例 如当信号上升时将负载电路电连接在信号输出端、当信号下降时使负载电 路从信号输出端电切断。因此，通过调整负载电路的负载量，调整上升沿 的斜率，使其与下降沿的斜率相匹配。即，对于信号的上升沿和下降沿中 的一个，与另一个独立地进行控制，能够进行使两个沿的斜率一致的控制 动作。另外，只需要附加开关电路和负载电路，因此以较小的电路规模就 能够实现具备斜率调整功能的输出电路。

附图说明

图1是示出根据本发明的输出电路的构成的一个示例的图；

图2是示出图1的输出电路的变形例的图；

图3是示出图1的输出电路的进一步的变形例的图；

图4是示出图1的输出电路的进一步的变形例的图；

图5是示出图1的输出电路的进一步的变形例的图；

图6是示出图5的输出电路的变形例的图；

图7是示出图5的输出电路的变形例的图；

图8是示出图5的输出电路的变形例的图；

图9是示出根据本发明的输出电路的实施方式的构成的一个示例的 图；

图10是用于说明图9的输出电路的动作的波形图；

图11是示出根据本发明的输出电路的实施方式的变形例的图；

图12是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图13是示出根据本发明的输出电路的实施方式的进一步的其他变形 例的图；

图14是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图15是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图16是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图17是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图18是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图19是示出根据本发明的输出电路的实施方式的其他的变形例的 图；

图20是示出根据本发明的输出电路的实施方式的其他的变形例的 图；