[发明专利]半导体装置及其制备方法

说明书

技术领域

本发明的实施方案涉及半导体装置领域。举例来说，本发明的实施方案涉及在Ge的选择性外延生长(SEG)之前，具有Ge种子层的低温硅锗(SiGe)的外延结构及其制备方法。

背景技术

硅(Si)基互补型金属氧化物半导体(CMOS)电子设备的前端处理通常包含高于900℃处理温度的热循环。相反，对于锗-硅(Ge/Si)基电子设备和光电设备，Ge的存在需要相对更低温度的处理，例如低于约700℃。这种热预算的不相容在具有Ge/Si基设备的Si基CMOS电子设备的单片集成中构成了关键的挑战。

为了处理这个问题，已经做了一些努力，以使得具有Ge/Si基设备的Si基CMOS电子设备的单片集成成为可能。一种方法涉及通过组分梯度SiGe缓冲利用超高真空化学气相沉积(UHVCVD)在Si之上生长Ge。R.M.Sieg等发表的“Toward device-quality GaAs growthby molecular beam epitaxy on offcut Ge/Si_1-xGe_x/Si substrates”，Journalof Vacuum Science&Technology B：Microelectronics and NanometerStructures，1998年5月，卷16，3期，1471-1474页中公开了通过Ge/梯度Si_1-xGe_x/Si缓冲层的使用，砷化镓(GaAs)在Si基片上的外延生长使得具有Si微电子的GaAs基光电器件的单片集成成为可能。

另一种方法涉及利用Si上的两步Ge生长，其由以下步骤组成：约350℃至450℃低温下的Ge种子层的沉积，然后是约500℃至850℃的更高温下的Ge外延的沉积。Silvia Famà等发表的“Highperformance germanium-on-silicon detectors for opticalcommunications”，Applied Physics Letters，2002年7月，卷81，4期，586-588页公开了以下内容：为了最小化与大的晶格失配有关的位错，驰豫低温Ge缓冲薄层在350℃、以10sccm的GeH₄沉积在Si上。该缓冲层用于促进位错插入作为用于应变驰豫而非岛状生长的机制。然后将反应器的温度提高至600℃的更高温度并将约4μm的Ge沉积在Si上。

相似的方法公开在Hsin-Chiao Luan等发表的“High-quality Geepilayers on Si with low threading-dislocation densities”，Applied PhysicsLetters，卷75，19期，2909-2911页中。该出版物公开了以下内容：通过循环热退火后的两步UHVCVD处理获得了Si上具有低的穿透位错密度的高质量Ge外延层。Si上的Ge的异质外延在350℃、以10sccm的GeH₄流开始。在30nm的Ge沉积在Si上之后，熔炉的温度升高至600℃，并将1μm的Ge沉积在Si上。然后在高退火温度和低退火温度之间将晶圆进行循环退火。

最近，Junko Nakatsuru发表的“Growth of high quality Ge epitaxiallayer on Si(100)substrate using ultra thin Si_0.5Ge_0.5buffer”，MaterialsResearch Society，秋季版，EE 7.24，2005，中描述了一种在低温Ge种子层生长之前使用大约几个纳米的超薄低温Si_1-xGe_x缓冲层以及随后的高温Ge外延的方法。该出版物公开了在外延生长之前用稀释的氢氟酸(DHF)溶液清洗Si基片，并在750℃时进行真空退火。2-20nmSi_1-xGe_x缓冲层在450-520℃下生长。然后使用两步生长处理在该缓冲层上生长Ge外延层。首先，约30nm的Ge种子层在350℃～400℃生长，然后约1μm的更厚的Ge层在550℃～600℃生长。将所生成的结构在该厚的Ge外延层生长之后，于约800℃下进行原位退火处理，持续约15分钟。