[发明专利]半导体存储装置及其控制方法

说明书

技术领域

本发明涉及一种半导体存储装置及其控制方法，该半导体存储装置具有决定是否可以针对特定的地址执行指令的功能。

背景技术

近年来，在信息处理装置等电子设备中，使用NAND型闪存器、AND型闪存器来作为主存储器以外的非易失性半导体存储装置。

图1是现有的NAND型闪存器的结构图。该NAND型闪存器具有逻辑控制电路101、控制电路102、列缓冲器103、列译码器104、行译码器105、存储单元阵列106、数据寄存器107、状态寄存器108、指令寄存器109、I/O控制电路110以及地址寄存器111。

对于I/O控制电路110，经由I/O0-7的8比特接口而输入各种指令、地址以及写入数据，I/O控制电路110经由I/O0-7而输出从存储单元阵列106读取的数据。所输入的地址经由地址寄存器111而转发到列缓冲器103以及行译码器105，指令经由指令寄存器109而转发到控制电路102。另外，写入数据被转发到数据寄存器107。

列缓冲器103保存列地址，列译码器104对列地址进行译码，行译码器105对行地址进行译码。数据寄存器107保存根据已译码的地址而读取的数据以及要在已译码的地址写入的数据。

对于逻辑控制电路101，从外部输入芯片使能信号/CE、指令锁存使能信号CLE、地址锁存使能信号ALE、允许写入信号/WE、允许读取信号/RE以及写入保护信号/WP等控制信号。逻辑控制电路101和控制电路102基于所输入的控制信号，对闪存器的读取、写入、删除、校验(verify)等各种动作进行控制。

控制电路102基于指令和控制信号，对列译码器104和行译码器105的动作进行控制，并且对存储单元阵列106的删除进行控制。另外，控制电路102向外部输出用于表示动作状态的就绪/忙碌信号RD/BY，在状态寄存器108中存储用于表示写入/删除操作是否正常结束的信息。该信息经由I/O控制电路110而输出至外部。

在这样的闪存器中，为了追求大容量低价格，将存储单元中存在不良比特的数据块定义为不良数据块(Bad Block)，要求不在数据保存中使用。通过定义不良数据块，能够不将产品本身视为不良品而出货。

不良数据块的识别方法有各种各样的方法，通常，厂商通过在该数据块中写入逻辑“1”以外的数据来对不良数据块做标记，并将闪存器出货。因此，为了检测不良数据块，必须预先读取全部区域的数据或者预定的地址的数据。

图2是现有的测试装置生成不良数据块的处理的流程图。测试装置首先将数据块序号设为0(步骤201)，并进行该数据块的读取检查(read check)(步骤202)，在检查结果为合格的情况下，检查数据块序号是否为最后一个序号(步骤203)。如果不是最后一个序号，则数据块序号加上1(步骤204)，并重复进行步骤202以后的处理。

在步骤202中检查结果为不合格的情况下，在该数据块中写入用于表示不良数据块的管理代码(步骤205)，并重复进行步骤203以后的处理。然后，当数据块序号达到最后一个序号时，结束处理。

通过这样的不良数据块生成处理，能够删除在不良数据块中写入的管理代码，因此如果用户误删除了该数据块的数据，则不能辨别厂商出货时的不良数据块。因此，本来不能使用的数据块被使用，导致有在使用过程中发生数据乱码等的危险性。

下述的专利文献1涉及在测试模式下不对不良数据块施加高电压的电路结构的半导体存储装置，专利文献2涉及不破坏存储在闪存器中的初始不良信息就检查存储卡的方法。专利文献3涉及缩短非易失性半导体存储器的测试时间的方法。

专利文献1：JP特开平8-106796号公报；

专利文献2：JP特开平7-306922号公报；

专利文献3：JP特开2001-273798号公报。

发明内容

本发明的课题在于，在闪存器那样的半导体存储装置中，保护不良数据块那样的特定区域的数据，使其不被用户错误操作。

本发明的半导体存储装置具有存储部、地址输入部、指令输入部、信息保存部以及决定部。存储部用于保存数据。地址输入部用于输入表示存储部的存取目的地的地址，指令输入部用于输入表示针对地址的处理内容的指令。信息保存部保存对各地址的数据块信息，并输出与所输入的地址对应的数据块信息。决定部基于针对地址的输出结果和指令，决定是否能够执行针对地址的指令，其中，上述数据结果是来自信息保存部的输出结果。