[发明专利]存储器映射系统、请求控制器、多处理配置、中央中断请求控制器、用于控制存储器访问的装置、方法和计算机程序产品

说明书

技术领域

本发明涉及存储器映射系统、请求控制器、多处理配置、中央中断请求控制器、用于控制存储器访问的装置、方法和计算机程序产品。

背景技术

在本领域中已知多处理配置。例如，微处理器和微控制器已知包括两个或更多个处理核。在本领域中，这样的微处理器和微控制器称为多核处理器。然而，多处理配置需要其他组件的优化，例如，在多核处理器情况下的中断控制器和存储器。在本领域中公开了不同的方法来优化对于多核处理器的中断控制器。

国际专利申请公开WO 97/44738公开了一种多处理计算机系统，其包括耦合至扩展总线的中断控制器。可编程中断控制器具有在相同地址处的用于多个中央处理单元或CPU的多个存储位置。CPU耦合至主机总线，后者随后借助于总线桥耦合至扩展总线。仲裁器耦合至主机总线，用于仲裁在CPU之间的总线主身份。跨总线桥将CPU主机所有者标识传送至可编程中断控制器。可编程中断控制器使用CPU主机所有者标识来确定要访问哪个存储位置。

然而，在这个现有技术文献中公开的系统的缺陷在于，如果较大多核处理器族的一般方案以此为目标，对于中央中断请求控制器的实践方案来说这将非常复杂和成本高昂。典型地，对于寄存器组采用保护机制，在WO 97/44738中请求的保护机制必须适用于各个寄存器，以使得方案以最大可能性保持一般性。当向不同处理核分配一个单一寄存器的位时(这例如可能发生在用于控制软件中断和处理器间中断的位)，这个方案的实现甚至变得更加困难。

发明内容

本发明提供如所附权利要求中所述的一种存储器映射系统、请求控制器、多处理配置、用于控制存储器访问的装置、方法和计算机程序产品。

在从属权利要求中阐述了本发明的特定实施例。

根据以下所述的实施例，本发明的这些和其他方面将变得清楚。

附图说明

根据实施例的实例的以下描述和附图，可得到本发明的进一步细节、特征和优点。在附图中：

图1示出多处理配置的实施例的实例的框图；

图2示出适合于图1的实例的存储器映射系统的实施例的实例；

图3示出对于图2的实例的写访问；

图4-7示出涉及图1的实例的多个处理单元的不同类型中断请求的处理；

图8示出适合于图1的实例的外围桥的访问保护单元的框图；

图9示意性示出包括多处理配置的装置的实施例的实例。

具体实施方式

参照图1，其中所示的多处理配置1的实例包括多个处理单元2a-2n。多处理配置1可包括任意适当数目个处理单元。多处理器系统1可例如包括2个或更多个(例如3个或更多个，例如4个或更多个)处理单元。多处理配置1可例如实现为由一个晶片(die)，或两个或更多个晶片封装在一起的一个封包。

如图1所示，多处理配置1可包括请求控制器3。请求控制器3可包括存储器映射系统30。所示的存储器映射系统30连接至处理单元2a-2n。然而，存储器映射系统30可配置为可连接至多处理配置1的单独组件。

存储器映射系统30可包括主存储器。主存储器可包括第一存储器区31和第二存储器区32。在处理单元2a-2n中，可将一个或多个处理单元2a-2n指定为可对主存储器进行写访问的第一处理单元。可将一个或多个处理单元2a-2n指定为不可对主存储器进行写访问的第二处理单元。

存储器映射系统30可包括一个或多个关联的存储器9a-9m，其与第二存储器区32相关联。关联存储器9a-9m均可包括第二处理器单元中的相应一个可对其写访问的存储器区。存储器映射系统30可包括一致性控制单元33。一致性控制单元33可保持在关联存储器9a-9m以及第二存储器区32中存储的数据之间的一致性。

因此，要保护第一存储器区31防止被各个第二处理单元意外修改。因此，在第一存储器区31中，可存储必须保护的数据，例如多处理配置1的配置数据或其他关键数据。在第一存储器区31中的数据可例如在操作之前被存储，以及例如被保护以防任意处理单元写入。或者，第一处理单元可至少对主存储器的第一存储器区进行写访问。

此外，在第二存储器区32和关联存储器9a-9m中的信息保持一致，从而能够由第一处理单元使用关联存储器9a-9m中存储的数据，以及能够由第二处理单元使用第二存储器区中存储的数据。因此，可通过简单的方式保护关键数据，而非关键数据可通过相对简单方式由第一和第二处理单元两者来共享和/或交换和/或使用。