[发明专利]一种远程下载可擦除编程逻辑器件EPLD的方法

说明书

技术领域

本发明涉及通讯技术领域，特别涉及一种远程下载可擦除编程逻辑器件(Erasable Programable Logic Device，EPLD)的方法。

背景技术

在大型的通讯系统中，通常要同时使用可编程门阵列(Field ProgramableGate Arrays，FPGA)和EPLD。其中，FPGA主要用于基带数据的处理，其内部的存储单元是基于随机存取存储器(Random Access Memory，RAM)的，当系统掉电后，FPGA内部的数据就丢失了，因此，在系统上电后，必须重新加载FPGA；而EPLD主要用于扩展系统的输出/输出接口(Input/Output，IO)，其内部的存储单元是基于只读存储器(Read Only Memory，ROM)的，当系统掉电后，EPLD内部的数据不会丢失，因此，在系统上电后，如果不需要更新EPLD程序，则不需要重新加载EPLD。

尽管上述EPLD技术具有掉电后数据不丢失的特性，但是现有的EPLD下载技术是通过下载电缆由主机下载到目标机中，而且EPLD和FPGA的下载分别使用一个联合测试行动组织(Joint Test Action Group，JTAG)端口。该技术不利于EPLD程序的更新，对下载电缆依赖很大，如果目标机和主机的距离很远，则无法实现EPLD的下载更新；另外，两个JTAG端口也占用较大的印刷电路板(Printed Circuit Board，PCB)空间。

发明内容

本发明的目的在于，提供一种远程下载EPLD的方法，使得可以远程下载EPLD，且EPLD和FPGA组成JTAG链，使用一个JTAG端口下载EPLD和FPGA。

本发明的远程下载可擦除编程逻辑器件EPLD的方法，其中，用CPU的输出/输出接口IO模拟联合测试行动组织JTAG的下载信号，将预先编译好的可擦除编程逻辑器件EPLD程序文件通过文件传输协议下载到系统的闪存FLASH中，然后通过CPU读取存储于FLASH中的可擦除编程逻辑器件EPLD文件，将其复制到系统随机存取存储器RAM中，通过JTAG总线将EPLD文件下载到EPLD中。

其中，所述用CPU的I/O接口模拟JTAG的下载信号，包括模式选择信号TMS、串行数据时钟信号TCK、串行数据输出信号TDO、串行数据输入信号TDI和复位信号TRST。

其中，所述JTAG端口的TDI信号作为EPLD的输入信号，EPLD的输出信号作为FPGA的输入信号，FPGA的输出信号连接到TDO上，模式选择TMS信号和时钟信号TCK同时接到EPLD和FPGA上。

其中，具体包括下列步骤：

步骤A：先要对相关下载参数进行合法性检查，以确保是否正确申请到了内存，如果是，则执行步骤B；否则，内存申请失败或者参数传递有误，直接结束EPLD的下载；

步骤B：对JTAG端口进行初始化，将CPU的PC端口配置成JTAG下载端口，并进行适当延时；

步骤C：对EPLD程序文件进行相应处理后，将其下载到EPLD中；

步骤D：对EPLD进行复位操作，以保证下次系统上电启动后，EPLD处于正常工作状态。

其中，在所述步骤B中，在对EPLD程序加载之前，包括下列步骤：确保EPLD程序文件已经存在于目标机的FLASH中，并由FLASH复制到系统RAM中。

其中，在所述步骤C中，对EPLD程序文件进行相应处理包括：循环冗余校验、边界扫描、状态机控制以及打印显示处理过程中的错误处理。

其中，在所述步骤D中，EPLD下载结束是以处理函数的返回值来表征的，如果下载成功，则返回0；否则失败，返回错误码。

本发明的有益效果是：依照本发明的远程下载EPLD的方法，通过网络可以完成EPLD的动态远程下载，很大程度地降低了工程现场维护和升级的困难，降低了工程成本，且方便维护和升级EPLD；通过将EPLD和FPGA两种不同的器件组成一个JTAG链，使用一个JTAG端口就可以下载不同器件的程序，节省了PCB空间、专用下载电缆，提高了系统的稳定性和可靠性，降低了制造成本；通过将EPLD程序文件首先下载到FLASH中，方便了EPLD版本的管理和主设备切换，尤其是当EPLD里的数据意外破坏后，可以从FLASH里重新下载EPLD的程序文件，增强了系统的健壮性。

附图说明

图1为使用JTAG链远程下载EPLD的硬件连接示意图；

图2为EPLD下载主处理程序流程图。