[发明专利]记忆卡的结构与其方法

说明书

技术领域

本发明系有关一种记忆卡结构，特别是关于具有晶粒容纳凹槽以配置晶粒之基底。

背景技术

在半导体装置领域中，装置之密度持续增加，且体积逐渐减小。高密度装置之封装或交互连接技术的需求亦日益增加，以符合上述情况。一般而言，在覆晶接合方法(flip-chip attachmentmethod)中，焊锡凸块数组系形成于晶粒表面上。焊锡凸块之形成系利用焊锡合成材料通过锡球罩幕(solder mask)，以产生所需焊锡凸块之图案。晶粒封装之功能包含电源分配(powerdistribution)、讯号分配(signal distribution)、散热(heatdissipation)、保护及支撑等。由于半导体结构趋向复杂化，而一般传统技术，例如导线架封装(lead frame package)、软性封装(flex package)、刚性封装(rigid package)技术，已无法达成于晶粒上产生具有高密度组件之小型晶粒。

与半导体同时发展的还有一种名为电子电路卡(electroniccircuit card)的产品。记忆卡系应用于个人电脑、手机、个人数位助理(PDA)、数码相机、数码摄像机、随身听以及其它装置上以储存数据。随着电子卡规格的发展也产生了许多不同种类的记忆卡。记忆卡较窄的一边为一电子接头。

记忆卡系一可坎入主装置的延伸卡。典型的记忆卡可供高速读取以及广大的内存容量。近年来，记忆卡的容量已发展到以GB(Giga-Bytes)为单位。目前有众多不同的记忆卡可供选择。快闪记忆卡可藉由电子处理来清除。因此，闪存可以替代硬盘应用于携带型电脑中。快闪记忆卡被广泛应用于各种装置中以储存与复制数据。

图1提供了若干比较常见之记忆卡图式。先前技术之缺点在于因为受到打线接合(wire bonding)外形的限制，令其难以提供较薄的封装。  采用打线接合堆栈(W/B stacking)时，由于晶粒堆栈中间需要空间加上需要模具来保护芯片与电线，因此在提供较薄的封装上有相当程度的困难。相关制程包含了模具灌模(胶)法(molding injection)或液体印刷法(liquid printing)。其引发了关于良率的问题。Micro SD卡所需要的整体厚度为0.7mm+/-0.1mm。

因此，目前所需要的系具有可解决上述封装厚度问题并拥有简易制程之高阶记忆卡结构。

发明内容

本发明之一目的系在于提供一种超薄及小尺寸(small formfactor)的记忆卡。

本发明之另一目的系在于提供一种拥有简易制程以及低成本方案的可靠产品。

记忆卡的结构包含了一上表面具有晶粒容纳凹槽之基底、一通孔结构及形成于基底之布线。一第一晶粒配置于晶粒容纳凹槽。一第一介电层形成于第一晶粒与基底之上。一第一重布层(re-distribution layer，RDL)形成于第一介电层上，其中第一重布层系耦合至第一晶粒与布线。一第二介电层形成于第一重布层上。一第二晶粒配置于第二介电层之上。一第三介电层形成于第二介电层与第二晶粒上。一第二重布层形成于第三介电层上，其中第二重布层系耦合至第二晶粒与第一重布层。一第四介电层形成于第二重布层上。一第三晶粒形成于第四介电层之上并耦合至第二重布层。一第五介电层形成于第三晶粒周围(当第三晶粒系采用覆晶形式(flip chip type)时，此步骤可略过)，并由一塑胶盖罩住第一、第二及第三晶粒。

另外包含了被动组件(passive device)形成于该第四介电层上。在一实施例中，  第三晶粒系由覆晶配置法(flip chipconfiguration)所形成的。在另一实施例中，第三晶粒系连结于该第四介电层之上，而第三重布层系形成于第五介电层上并耦合至该第二重布层。

第一、第二、第三、第四及第五介电层其中之一包含一弹性介电层(elastic dielectric layer)。第一、第二、第三、第四及第五介电层其中之一包含一以硅介电(silicone dielectric)为主的材质、苯环丁烯(benzo-cyclo-butene，BCB)或聚酰亚胺(polyimide，PI)。以硅介电为主的材质包含了硅氧烷聚合物(SINR)、硅氧化物、硅氮化物或其合成物。第一、第二、第三、第四及第五介电层其中之一包含一感光层(photosensitivelayer)。由第一及第二晶粒扩散出(fan out)第一及第二重布层。

附图说明

图1系为根据先前技术之记忆卡结构之剖面图。