[发明专利]一种基于奇偶校验矩阵的LDPC码的译码方法及译码器

说明书

技术领域

本发明属于通信领域，具体涉及一种译码方法和译码器。

背景技术

LDPC码，全称Low Density Parity Check Code，即低密度奇偶校验码。在目前已有的编码方法中，LDPC码的编码方法已经显示出了接近香农限(Shannon’s limit)的编码性能；在译码方面，与同样是长码的Turbo码相比，LDPC码的误码平层(error floor)出现在很低的误码率区域，且错误码字无法检测的概率为一个极低的非常接近0的值；LDPC码的奇偶校验矩阵H为稀疏矩阵，此即“低密度”的命名由来，而这样的特性使其能够通过简单易于实现的译码方法进行译码，具有极高的实用价值。由于以上几点原因，使得LDPC在近年来成为研究与应用的热点，例如：第二代卫星数字电视视频广播标准(DVB-S2)以及我国的数字电视地面传输标准都使用LDPC码作为核心的信道编码。

但就其译码方法的应用而言，主要存在着耗费资源的问题。

例如：对比文献1：CN200510081842.5公开的LDPC码译码器和方法提供了一种可以在同一时间段内，对奇偶校验矩阵的行和列进行两种不同更新的译码方案，但其对于奇偶校验矩阵的各行采取全并行的译码器结果，因此，其将耗费巨大的资源，对于一些码长较长、矩阵规模较大的LDPC码(例如，中国数字电视地面传输标准中所使用的LDPC码)而言显然是不适合的。

又例如：对比文献2：T.Zhang and K.K Parhi，“A 54 MBPS(3，6)-regularFPGA LDPC decoder”，IEEE Proc.Of ICC，May 2003。该文献中提出一种在目前在本领域内通用的部分并行的译码器及译码方法，但其更适用于规则码，而且对监督矩阵的行重和列重有特殊的要求，因此该译码方案对于非规则码在译码效率方面尚不能使人满意，且对于码长较长、矩阵规模较大的LDPC码，仍存在耗费资源较大的瓶颈。

发明内容

本发明的目的在于，提供一种低密度奇偶校验码的译码方法，本发明的另一个目的在于提供一种LDPC码译码器装置；用以解决节约硬件资源或提高译码速率的问题。

本发明中的低密度奇偶校验码的译码方法，其所应用的奇偶校验矩阵被划分为p×q个大小为a×a的子块，每个子块都用循环行列式或0矩阵填充，此方法具有下列步骤：将奇偶校验矩阵进行矩阵分裂，得到多个新矩阵；基于矩阵分裂后的多个新矩阵进行译码。

该基于多个新矩阵的概率译码优选为迭代译码，具有以下步骤：步骤1：分别地、顺序地对各个新矩阵的用于更新校验信息的中间信息进行更新，该校验信息为与各个新矩阵的各检验节点相关的变量节点上的信息，其中，各行中的变量节点为各个新矩阵中的各行中数值为“1”的位置；步骤2：根据各个新矩阵更新后的全部中间信息，顺序对各个新矩阵的校验信息进行更新；步骤3：根据各个新矩阵更新后的校验信息，顺序对各个新矩阵中的变量信息进行更新，该变量信息为与各个新矩阵的各变量节点相关的校验节点上的信息，其中，各行中的校验节点为各个新矩阵中的各列中数值为“1”的位置；步骤4：重复上述步骤1至步骤3，进行迭代，直到译码成功或满足迭代停止条件。

该基于多个新矩阵的概率译码还可以具有以下步骤：步骤1：分别地、顺序地对各个新矩阵的用于更新校验信息的中间信息进行更新，该校验信息为与各个新矩阵的各检验节点相关的变量节点上的信息；步骤2：根据该各个新矩阵更新后的全部中间信息，顺序对各个新矩阵的校验信息进行更新；步骤3：根据每个新矩阵更新后的校验信息，在步骤2顺序对其它新矩阵的校验信息进行更新的同时，对已更新了校验信息的新矩阵中的变量信息进行更新；步骤4：重复步骤1至步骤3，进行迭代，直到译码成功或满足迭代停止条件。