[发明专利]微处理器设计方法、微处理器设计装置及微处理器

说明书

技术领域

本发明涉及一种微处理器、设计该微处理器的微处理器设计方法及微处理器设计装置。

背景技术

近年来，提出了以在短时间内设计根据用途进行最佳动作的微处理器为目的的设计环境、设计系统、设计支持程序或设计支持装置。它们主要以通过削减冗余处理和不需要的功能等实现运算处理的快速化、发现并修正进行运算处理的程序的故障等提高微处理器的运算处理性能为目的。例如，专利文献1公开了一种系统、方法和程序，其目的在于，具有使微处理器执行字节代码命令的两个处理命令执行部，第1处理命令执行部处理执行频度较高的字节代码命令，第2处理命令执行部处理执行频度较低的字节代码命令，由此使执行频度较高的字节代码命令优先快速执行，提高运算处理性能。

专利文献1  日本特开2003-202993号公报

可是，除提高微处理器的运算处理性能外，还要求微处理器的低功耗。微处理器由于运算处理和向存储器的存取等而消耗电力。通常，随着微处理器的功耗增大，发热量和电源噪声量增加，所以作为其对策，产生必须使冷却装置大型化、或增加配置在微处理器周边的电容器的数量的问题。为了避免这些问题，降低微处理器消耗的电力非常重要。

但是，例如专利文献1公开的系统存在上述情况，许多现有技术更多地关注提高运算处理的性能。另一方面，还可以考虑通过使运算处理效率化来降低功耗的方法。作为运算处理效率化的手段，例如可以列举删除冗余处理和不需要的功能等，但是在实际进行这些手段时需要花费许多时间。并且，基于这些手段的效率化的效果有限，基于运算处理效率化的功耗降低也存在界限。

发明内容

本发明正是鉴于上述问题而提出的，其目的在于，提供一种可以低功耗动作的微处理器、可以在短时间内设计该微处理器的微处理器设计方法、以及微处理器设计装置。

本发明提供一种用于设计微处理器的微处理器设计方法，该微处理器包括由多个地址区域构成的存储器、以及向所述地址区域内的任意一个进行存取而执行在该存取的地址区域中存储的执行程序的命令的运算处理部，其特征在于，所述微处理器设计方法包括：执行程序存储步骤，其根据针对所述每个执行程序进行的地址区域的指定，将所述执行程序分别存储在该指定的地址区域中；存取次数总计步骤，其计数所述运算处理部向所述各个地址区域存取的总计次数；以及执行程序名输出步骤，其按照基于所述总计次数的顺序，输出所述执行程序的名称。

本发明的微处理器设计装置的特征在于，安装有执行上述技术方案所述的微处理器设计方法的微处理器设计程序，包括执行程序名显示单元，其文字显示通过所述执行程序名输出单元输出的执行程序的名称。

本发明的微处理器的特征在于，将在总计次数较多的各个地址区域中存储的各个执行程序，存储在所述存储器内相互接近或连续的各个地址区域中。

附图说明

图1是与程序用外部存储器和数据用外部存储器一起表示微处理器的结构的一例的方框图。

图2是表示存储执行程序的存储器区域的一例的图。

图3是表示微处理器设计程序的处理过程的一例的流程图。

图4是表示基于微处理器设计程序的微处理器的设计流程的一例的流程图。

图5是表示执行程序的名称的显示示例的图。

图6是表示重新存储执行程序时的存储器区域的一例的图。

图7是表示程序用内部存储器的硬件信息的数据库的一例的图。

图8是表示微处理器设计程序根据硬件信息的数据库输出的存储器结构的一例的图。

图9是表示包括存储器结构的输出处理在内的微处理器的设计流程的一例的流程图。

符号说明

1微处理器；2运算处理部；3程序总线；4数据总线；5-1、5-2程序用普通内部存储器；5-3程序用小容量内部存储器；6-1～m数据用内部存储器；7程序用外部存储器；8数据用外部存储器；21-1～s地址区域；61-1～t地址区域。

具体实施方式

以下，参照附图具体说明本发明的实施例。

图1是与程序用外部存储器7和数据用外部存储器8一起表示微处理器1的结构的一例的方框图。

微处理器1包括运算处理部2、程序总线3、数据总线4、程序用普通内部存储器5-1和5-2、程序用小容量内部存储器5-3、数据用内部存储器6-1～m(此处m为正整数)。