[发明专利]晶片涂布用高传导性组合物

说明书

技术领域

【0001】本发明涉及半导体晶片用传导性涂料。

背景技术

【0002】在电子器件组装过程中，有机和无机胶粘剂均被用于将半导体芯片粘合到各种衬底上。传统上，单个芯片的连接是通过三种截然不同的连接类型中的一种实现的：共熔焊、钎焊(solder pre-form)及以膜形式或作为分配膏(dispensed paste)施用的有机胶粘剂。

【0003】预成型结合涉及使用一小片特殊组合物材料，例如软焊接材料，其将附着到芯片和封装体上。预成形焊料被置于基底的芯片连接区域上并使其熔融。然后在芯片连接之前芯片的整个区域被擦洗，然后将组件冷却。在这种结合方法的另一变型中，焊丝被用于形成此结合。遗憾的是，该应用所使用的焊接材料经常是含有铅的合金，铅被认为对环境有害。

【0004】共熔芯片连接涉及使用共熔合金，例如金-硅或金-锗。在这种方法中，在晶片背面上镀一层这种合金。然后将晶片安装在切割载带上，进行切割，并且单切(singulated)为单个芯片。通过加热衬底至共熔温度(例如对于金-硅，为370℃)以上，并将芯片置于其上，在芯片和衬底之间就形成结合。当温度被降低时，随着共熔组合物凝固，结合强度迅速增加，使得该组件立刻进入下一步的丝焊和成型工艺步骤，因此使其成为高产量的加工流程。

【0005】共熔焊芯片结合方法是完善的结合技术并且被广泛用于具有小芯片的小型信号产品，例如分立器件和电力器件，包括二极管、晶体管和其类似物。然而，共熔法需要使用昂贵的金。此外，共熔法需要在晶片制造过程中将金共熔材料镀在晶片背面上这一步骤，这是大部分半导体器件不需要的昂贵步骤。此外，这些共熔组合物典型地具有很高的模量并且需要极高的加工温度，这两者都可在结合层中产生很大的应力。这种应力可使晶片破裂或使器件失效，尤其是较新的器件，例如射频(RF)功率放大器设备，因为它们使用砷化镓半导体而不是较不易碎的传统硅片。结合层上的应力对于使用薄芯片的器件也可能产生问题，薄芯片固有地比传统较厚芯片更易碎。此外，当芯片和引线框之间存在较大的热膨胀系数(CTE)失配时，应力更高，正如当使用铜引线框而不是例如更昂贵的合金42时所观察到的。

【0006】因此期望具有较低成本且较少结合层应力的焊接和共熔焊的可选方法。寻找共熔焊替代材料，其能与在芯片和衬底之间形成的金属间键合的高传导性相匹配，满足所有其它的加工要求并利用现有的高产量加工设备，这一直是非常困难的。

【0007】一个可能的替代材料是分配的传导性膏状胶粘剂(dispensed conductive paste adhesive)。分配膏粘合涉及使用膏状胶粘剂，例如环氧，以将芯片连接到封装体上。通过分配头或针将一滴膏分配到衬底上。然后来自晶片的单切芯片(signulated die)被拾取并连接到分配的胶粘剂上。然后典型地将该组件在高温下烘焙，以将环氧膏状胶粘剂固化。

【0008】传导性分配膏状胶粘剂作为焊料芯片连接或共熔焊的替代品有四个主要问题。第一，当芯片尺寸变得更小时，每个晶片就有更多芯片，而且分配膏所需的时间可能变成封装组件生产速度的限制因素。

【0009】第二，在芯片被附着到所分配的粘合剂之后，粘合剂在芯片周围流动并且形成圆角。圆角有效地增加了芯片覆盖区面积，这意味着组装的封装体一定比芯片本身稍大。该额外的区域可能非常充裕，因为容差必须考虑诸如膏的体积和流动变化等因素引起的圆角大小的变化，以及膏和芯片的错位。此外，因为膏状胶粘剂易发生树脂渗出(resin bleed)，也必须留有空间以确保周围的结合点不受过量渗出的影响。对包括这种额外表面积的需要与对这些器件的成本降低和形状更小因素的工业要求是相反的。

【0010】第三，将芯片置于一点胶粘剂膏上是精细的操作。必须控制力和时间，以确保粘合剂已经完全覆盖芯片的下面并且形成均匀的粘结层。芯片的倾斜可能干扰丝焊工艺，或者通过在粘结层最薄的地方产生高应力区而对器件可靠性产生不利影响。膏状胶粘剂有时分配不均匀，在芯片结合点上产生不均匀或不一致分配的点，其可能引起半导体器件立即或长期的电故障。当芯片变得更小时，这是特别棘手的问题，因为对于更小的芯片来说，分配操作和布置操作均更难于控制。

【0011】第四，可利用的胶粘剂组合物的传导性还不足以替代钎焊和共熔焊材料。