[发明专利]半导体存储器、读出放大器电路和存储器单元读取方法

权利要求书

1.一种半导体存储器器件，包括：

存储器单元；

读出线；以及

经由所述读出线连接到所述存储器单元的读出放大器电路；其中，

所述读出放大器电路包括

差动读出放大器，该差动读出放大器具有第一和第二差动输入，而且将参考电压供应给其第二差动输入，

上拉部分，适合于把所述第一差动输入上拉至恒定电压，

读选通晶体管，被连接在所述读出线和所述第一差动输入之间，而且，适合于在响应于单元电流、所述读出线的电位下降到低于初始电压的情况下导通，以及

阈值校正部分，适合于通过接通或者断开给定晶体管的二极管连接，来生成从所述初始电压校正的电压，所述给定晶体管的阈值电压对所述读出线的电位的影响将被消除，而且，该阈值校正部分还适合于把校正后的电压施加到所述读选通晶体管的控制端。

2.根据权利要求1所述的半导体存储器器件，所述读出放大器电路包括：

差动读出放大器，具有第一和第二差动输入，而且将参考电压供应给其第二差动输入；

上拉部分，适合于把所述第一差动输入上拉至恒定电压；

二极管连接开关电路部分，具有连接在所述第一差动输入和所述读出线之间、且能够通过短路所述第一差动输入和所述控制端来控制二极管连接的接通与断开的读选通晶体管；以及

充电/放电开关电路部分，适合于对在二极管连接状态下的二极管连接路径进行预充电，以使该路径进入浮动状态，而且该充电/放电开关电路部分还适合于根据所述读选通晶体管的阈值电压把部分预充电电压放电到所述初始电压的馈电线；其中，

所述读出放大器电路断开二极管连接，以通过所述差动读出放大器读出所述第一差动输入的电压。

3.根据权利要求2所述的半导体存储器器件，其中，

充电/放电开关电路部分通过在设置预充电电压之后使二极管连接状态下的二极管连接路径进入浮动状态，把所述读出线电连接到所述初始电压的馈电线，并且把部分预充电电压放电到所述初始电压的馈电线，直至所述读选通晶体管被截止，来把所述第一差动输入设置为等于所述初始电压加上所述阈值电压的电压电平。

4.根据权利要求2所述的半导体存储器器件，其中，

所述读出线和所述初始电压的馈电线之间的连接和所述二极管连接均被切断，

在浮动状态下被维持在所述第一差动输入处的电压经由截止的所述读选通晶体管被供应给所述存储器单元，以及

被维持在所述第一差动输入处、随流经所述存储器单元的电流的变化而变化的电压被读出。

5.根据权利要求2所述的半导体存储器器件，所述二极管连接开关电路部分包括：

第一晶体管，用作所述读选通晶体管；以及

第二晶体管，被连接在所述第一晶体管的第一差动输入的连接端和所述控制端之间，

所述充电/放电开关电路部分包括

第三晶体管，被连接在所述预充电电压的馈电线和所述第一差动输入之间，以及

第四晶体管，被连接在电连接到所述读出线的第一晶体管的源极和所述初始电压的馈电线之间。

6.根据权利要求5所述的半导体存储器器件，其中，

适合于上拉所述第一差动输入的电位的所述上拉部分包括第五晶体管，该第五晶体管适合于在所述差动读出放大器的电压读出期间导通，以确保电源供给路径。

7.根据权利要求2所述的半导体存储器器件，其中，

所述预充电电压比所述初始电压高了所述读选通晶体管的阈值电压或者更多。

8.根据权利要求1所述的半导体存储器器件，所述阈值校正部分包括：

差动放大器，其具有构成差动输入对的两个差动晶体管；

初始电压设置部分，适合于把所述差动放大器的差动晶体管之一的控制端设置为所述初始电压；

负反馈电路部分，适合于把所述差动放大器的另一差动晶体管设置为所述初始电压，用于在浮动状态下连接到所述读出线；

二极管连接控制部分，适合于控制所述差动晶体管之一的二极管连接的接通与断开。