[发明专利]利用数字激发信号来准确测量放大器开路增益的装置

说明书

技术领域

本发明涉及一种可准确测量放大器开路增益的装置，特别地是，本发明涉及一种可接收数字激发信号并可准确测量放大器开路增益的装置。 

背景技术

大多数的混合信号电路的功能及准确性皆相当依赖设置于其中的运算放大器的开路增益。然而，制程变异会严重影响运算放大器的开路增益，即便使用集成电路分析仿真程序(Simulation Program with Integrated Circuit Emphasis，SPICE)进行电路仿真，仍不能通过其模拟结果精确得知所制作出的运算放大器的真实开路增益如何。因此，准确测量运算放大器增益对于诊断雏形电路是否符合产品设计规格，便显得相当重要。 

传统上，开路增益的测量需使用昂贵的网络分析仪及繁冗的测试设定，现今系统单芯片(system on chip，SOC)集成电路中经常整合数十个运算放大器于单一芯片之中，而该嵌入式(Embedded)运算放大器通常无法驱动沉重的芯片外负载，致使无法使用传统测试法来测试此种运算放大器的开路增益。此外，有限的观察接脚使得测量嵌入式运算放大器的增益变得更加困难且昂贵。 

参照G.Giustolisi及G.Palumbo在2002年1月IEEE Trans.On Circuits and Systems期刊中所揭露的一种测试反馈放大器的开路增 益因子的测试方法，此测试方法需要极耗成本的网络分析仪来测量反馈放大器的相位及振幅响应，故此方法不适用于测量SOC内的待测运算放大器，原因在于待测运算放大器的驱动能力不足而且芯片的接脚有限，此外，该方法并假设待测运算放大器的转移函数(Transfer function)仅有两个主要极点(dominant poles)，此为不当的假设，若待测运算放大器的主要极点超过两个，则会导致显著的测量误差。 

另参照K.Arabi及B.Kaminska在1998年4月于IEEE JSSC期刊所发表之“Design for Testability of Embedded Integrated Operational Amplifiers”论文中所揭露的一种用以测量嵌入式积体运算放大器的设计，此设计系通过运算放大器及辅助电阻、电容所构成的振荡器来估计待测运算放大器的频宽增益乘积，在一些假设之下，待测运算放大器的频宽增益乘积可通过观察振荡频率而导出，此方法无需昂贵的网络分析器，然而此方法不能测量待测运算放大器的开路增益，此外，该设计对于寄生电容相当敏感，原因在于寄生电容会改变振荡频率。 

再参照M.Burns及G.W.Roberts在2001年奥克福大学所出版Anintroduction to mixed-signal IC test and measurement乙书，其中第68页及69页提到对放大器特性的测量方法。另外，W.M.C.Sansen，M.Steyaert，及P.J.V.Vandeloo在1985年5月于IEEE Trans.On instrumentation and measurement期刊中曾揭露在频域中对运算放大器特性的测量，上述两种传统测量方法需要昂贵精确的模拟激发信号产生器、电位计及辅助放大器等，且需要至少两个比值很大的电阻(电阻比值近似开路增益)，所以并不适合用在嵌入式运算放大器的测量上。 

而针对公知的一阶三角积分调变器部分，以下先叙述其基本原理与缺失。请参照图1a所示的方块图，其包含一减法器，一电 路滤波器(loop filter)1，一模拟数字转换器(A/D)2以及一数字模拟转换器(D/A)3。而图1b为图1a所对应的线性模型(linear model)，故由z-频域的观点来看，可推出：