[发明专利]层叠半导体封装

说明书

技术领域

本发明涉及一种层叠半导体封装。

背景技术

近年来，随着半导体制造技术的发展，人们已经开发出多种半导体封装，其具有适于在较短时间周期内处理大量数据的半导体器件。

近期，出现了一种层叠半导体封装，其中层叠并电连接了多个半导体芯片，以增大该半导体封装的数据存储容量和数据处理速度。

为了实现该层叠半导体封装，需要一种技术，以选择性地向该多个半导体芯片中的特定半导体芯片施加控制信号或数据信号。

发明内容

本发明的实施例涉及一种层叠半导体封装，其通过穿通电极(throughelectrode)向半导体芯片提供数据信号并通过导电引线向半导体芯片提供芯片择选信号而能够高速工作。

在一个实施例中，一种层叠半导体封装包括：基板，具有芯片选择焊垫和连接焊垫；半导体芯片模块，包括多个半导体芯片，每个半导体芯片具有数据结合焊垫、芯片选择结合焊垫、与该数据结合焊垫电连接的数据再分配单元、以及穿过该数据结合焊垫并与该数据再分配单元电连接的数据穿通电极，该半导体芯片被层叠以露出该芯片选择结合焊垫；以及导电引线，用于电连接该芯片选择焊垫和该芯片选择焊垫结合。

当层叠的半导体芯片的数量为2^N(N是大于2的自然数)时，每个半导体芯片包括N个芯片选择结合焊垫。

该层叠半导体封装可以进一步包括与该芯片选择结合焊垫电连接的芯片选择再分配单元。

该层叠半导体封装可以进一步包括穿过该芯片选择结合焊垫的芯片选择穿通电极。

该芯片选择焊垫包括被施加接地电压(Vss)的接地电压焊垫和被施加电源电压(Vcc)的电源电压焊垫。

地址信号、功率信号、数据信号和控制信号输入到该数据再分配单元。

导电连接构件夹置于该数据再分配单元和该穿通电极之间。

该导电连接构件是焊料。

在另一个实施例中，层叠半导体封装包括：基板，具有连接焊垫和芯片选择焊垫；多个半导体芯片，层叠在该基板上，每个半导体芯片具有置于其边缘上方的数据结合焊垫和芯片选择结合焊垫；间隔物，夹置于该半导体芯片之间并将相邻的半导体芯片相互隔离；穿通电极，穿过该半导体芯片并与该数据结合焊垫和该连接焊垫相连；以及导电引线，电连接该芯片选择焊垫和该芯片选择结合焊垫。

每个穿通电极从该半导体芯片相应地突出该间隔物的厚度。

备选地，该穿通电极的长度基本上与该半导体芯片的厚度相等，且导电连接构件夹置于被该间隔物隔离的该穿通电极之间。

该导电连接构件是焊料。

当层叠的半导体芯片的数量为2^N(N是大于2的自然数)时，每个半导体芯片包括N个芯片选择结合焊垫和芯片选择再分配单元。

该芯片选择焊垫包括被施加接地电压(Vss)的接地电压焊垫和被施加电源电压(Vcc)的电源电压焊垫。

附图说明

图1为示出了依据本发明的实施例的层叠半导体封装的透视图。

图2为图1所示的基板的平面图。

图3为图1的平面图。

图4为图3中沿着线I-I’截取的横截面图。

图5为示出了依据本发明的另一个实施例的层叠半导体封装的平面图。

图6为图5所示的基板的平面图。

图7为图5中沿着线II-II’截取的横截面图。

具体实施方式

图1为示出了依据本发明的实施例的层叠半导体封装的透视图。

参照图1，层叠半导体封装400包括基板100、半导体芯片模块200和导电引线300。

图2为图1所示的基板的平面图。

参照图1和图2，基板100包括基板主体105、芯片选择焊垫110和连接焊垫120。此外，基板100可以进一步包括球焊盘(ball land)和焊球。

基板主体105具有平板形状。从其顶部观察，基板主体105具有矩形形状，并且基板主体105可以是印刷电路板(PCB)。

芯片选择焊垫110沿着基板主体105的上表面的边缘排布。例如，芯片选择焊垫110可置于基板主体105的上表面的边缘的中心部分。

芯片选择焊垫110包括被施加接地电压Vss的接地电压焊垫112和被施加电源电压Vcc的电源电压焊垫114。