[发明专利]具有动态工作管理能力的多处理器界面及其程序载卸方法

说明书

技术领域

本发明涉及一种具有动态工作管理能力的多处理器界面及其程序加载或卸载方法。

背景技术

由于通信及多媒体应用蓬勃发展，市面上各项电子产品所支持的工作趋于多样化，因此也造成电子产品在处理这些工作时，其运算的复杂度大幅增加。以目前最普遍的手机为例，除了基本的通信功能外，还包括整合了数字相机、多媒体播放，甚至全球卫星定位系统(Global Positioning System，GPS)等功能。

为了能够应付这样的高运算需求，并同时保有一定的产品升级弹性，双(多)核心异质整合处理器(dual-core or multi-core heterogeneous processor)已被普遍接受为一个有效的解决方案。像是常见的双核心处理器，一方面利用一颗控制导向的微处理器单元(Micro Processor Unit，MPU)来处理像是使用者界面、中断处理等工作；另一方面则搭配一颗数字信号处理器(Digital Signal Processor，DSP)来负责实时、低功耗高效能、具规律运算特性的工作，像是快速傅立叶变换(FFT)，矩阵乘法等等。

这种异质多处理器核心平台(heterogeneous multi-core platform)结合MPU、DSP等不同处理器优点，可提供远优于单一处理器的运算效率，并提供以软件进行产品差异化的高度设计弹性。然而，由于缺乏相关的开发工具及相对应的软件抽象化概念，早期开发异质多处理器核心平台的应用系统时均是针对各个处理器采取各自突破的方法。举例来说，设计师可能先进行DSP应用模块设计(例如开发一个以DSP为基的影音编解码器(codec))，撰写并验证DSP软件后，将此模块视作一个封闭的子系统，接着再以MPU存取外围装置(如硬件编解码器、加速器等)的方式与其相互通信，然而处理器彼此间没有直接的互动。

此外，为了因应应用程序的日渐多任务(multi-task)及多线程(multithreaded)化，多个不同的工作或线程同时分享DSP运算资源的机会越来越高；另外，为提升运算效能、降低DSP运算的存储资源(例如高速暂存内存(scratchpad SRAM)或高速寄存(cache))需求，或降低非先占式(non-preemptive)系统的优先序倒置(priority inversion)时间，DSP系统倾向于将其运算进一步分割(task slicing)。

以上几个因素使得DSP程序开发进一步抽象化(abstraction)，并加入动态工作加载/卸载(task loading/offloading)、内存管理、多任务处理及动态工作排程、中断处理(interrupt handler)等传统MPU子系统的软件抽象层次。但要将DSP程序开发进一步抽象化并不是那么容易，譬如说DSP不适合处理控制导向的工作，其环境切换(context switch)的代价极高等因素。因此，一般希望能够在MPU与DSP之间发展一种特殊通信界面，以取代单纯地使用DSP的抽象化软件层次，同时能提供MPU完全相同的界面。

目前市面常见的相关产品多数采用信箱(mailbox)抽象化的中断驱动(interrupt-driven)的处理器间通信(Inter-Processor Communications)，以及μ-核心(μ-kernel)抽象化的DSP软件层级。像是德州仪器(Texas Instruments)的达文西(DaVinci)与开放式多媒体应用平台(Open Multimedia Applications Platform，OMAP)，是以DSP Gateway或DSP/BIOS连结完整包覆的IPC机制、DSP/BIOS、DSPμ-kernel及DSP算法互通性标准(eXpress DSP Algorithm Interoperability Standard，xDAIS)的应用程序界面(Application Program Interface，API)规格。