[发明专利]具有双金属栅极的互补式金属氧化物半导体元件的制作方法

说明书

技术领域

本发明涉及一种具有双金属栅极(dual metal gate)的互补式金属氧化物半导体(complementary metal-oxide semiconductor，以下简称为CMOS)元件的制作方法，尤指一种实施后栅极(gate last)工艺的具有双金属栅极CMOS元件的制作方法。

背景技术

随着CMOS元件尺寸持续微缩，传统方法中利用降低栅极介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿遂效应(tunneling effect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的世代演进，高介电常数(以下简称为High-K)材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度(equivalent oxide thickness，以下简称为EOT)下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极介电层。

此外，传统的多晶硅栅极则因硼穿透(boron penetration)效应，导致元件效能降低等问题；且多晶硅栅极更遭遇难以避免的耗尽效应(depletioneffect)，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。故目前便有新的栅极材料被研制生产，例如利用双功能函数(double work function)金属来取代传统的多晶硅栅极，用以作为匹配High-K栅极介电层的控制电极。

双功能函数金属栅极一需与NMOS元件搭配，一则需与PMOS元件搭配，因此使得相关元件的整合技术以及工艺控制更形复杂，且各材料的厚度与成分控制要求亦更形严苛。双功能函数金属栅极的制作方法大概分为前栅极(gate first)工艺及后栅极(gate last)工艺两大类。其中前栅极工艺会在形成金属栅极后经过源极/漏极超浅结活化退火以及形成金属硅化物等工艺，而在如此严苛的热预算环境下，常会发现高温退火工艺后元件的平带电压(flat bandvoltage，以下简称为V_fb)与EOT并未呈现预期的线性关系，反而在EOT减小时突然发生下降(roll-off)的情形。

由于V_fb下降以及High-K栅极介电层在高温环境中结晶导致漏电流增加的问题，导致High-K栅极介电层与金属栅极的材料选择须面对较多的挑战，也因此业界提出以后栅极工艺取代前栅极工艺的方法。

发明内容

因此，本发明的一目的在于提供一种实施后栅极工艺的具有双金属栅极的互补式金属氧化物半导体元件制作方法。

根据本发明所提供的权利要求，提供一种具有双金属栅极的互补式金属氧化物半导体(CMOS)元件的制作方法。该方法包含有提供基底，该基底表面形成有第一导电型晶体管、第二导电型晶体管、以及覆盖该第一导电型晶体管与该第二导电型晶体管的介电层。接下来平坦化该介电层至分别暴露出该第一导电型晶体管的第一栅极与该第二导电型晶体管的第二栅极的栅极导电层，并于该基底上形成覆盖该第二导电型晶体管及暴露出该第一导电型晶体管的图案化阻挡层(patterned blocking layer)。随后进行第一蚀刻工艺，用以移除该第一栅极的该栅极导电层，而形成第一开口(opening)。待第一开口形成后，于该第一开口内依序形成第一金属层与第二金属层。接下来移除覆盖该第二导电型晶体管的该图案化阻挡层，并进行第二蚀刻工艺，用以移除该第二栅极的该栅极导电层，而形成第二开口。待该第二开口形成后，于该第二开口内依序形成第三金属层与第四金属层。

根据本发明所提供的具有双金属栅极的互补式金属氧化物半导体元件的制作方法，各导电型晶体管皆是利用后栅极方法制作而成，故此时需要较高热预算的工艺皆已完成。因此填入第一、第二开口的金属层均不会受到上述工艺的高热预算影响，因而可降低元件的V_fb下降问题；此外更享有广泛的金属栅极材料选择的优点。

附图说明

图1至13为本发明所提供的具有双金属栅极的CMOS元件的制作方法的优选实施例的示意图。

附图标记说明

200  基底             202 浅沟绝缘

204   栅极介电层             206       多晶硅层

208   图案化硬掩模层         210       第一有源区域

212   第二有源区域           220       第一栅极