[发明专利]具有开关电路的半导体器件

说明书

本申请是申请日为2004年6月4日、申请号为200410046096.1，发明名称为“半导体器件”的专利申请的分案申请。

对相关申请的交叉引用

本申请要求在2003年6月6日提交的日本专利申请No.JP2003-162139的优先权，其内容被包含于此以供参考。

技术领域

本发明涉及一种半导体器件，特别涉及有效应用于使用接合线连接设置在该半导体芯片周围的半导体芯片的接合焊盘以及连接部分的半导体器件的技术。

背景技术

参照半导体器件，具有根据安装在半导体芯片上的集成电路的功能和种类的不同具有各种封装结构的半导体芯片已经商品化。作为这些半导体器件中的一种，已知有被称为QFP(四列扁平封装)类型的半导体器件。该QFP类型的半导体器件主要包括具有其上设置多个接合焊盘和多个缓冲单元的主表面的半导体芯片、设置在该半导体芯片周围的多个引线、分别电连接该半导体芯片的多个接合线和多个引线的多个接合线、用于支承该半导体芯片的支承体(突起、芯片安装片)、与该支承体集成地形成的悬置引线、以及密封该半导体芯片的密封体、多个接合线、以及多个引线的内部引线部分。

该多个接合焊盘包括多个信号接合焊盘和多个电源接合焊盘，并且沿着该半导体芯片的各个侧边排列。该多个缓冲单元包括多个输入-输出单元(I/O单元)以及多个电源单元，其中该多个输入-输出单元被分别设置为对应于该多个信号接合焊盘，并且该多个电源单元被设置为分别对应于该多个电源接合焊盘。该多个引线包括多个信号引线以及多个电源引线，其中该多个信号引线被设置为分别对应于该多个信号接合焊盘，并且该多个电源引线被设置为分别对应于该多个电源接合焊盘。

在此，用于分别把该半导体芯片的多个接合焊盘与围绕该半导体芯片的多个引线电连接的技术例如在日本未审查专利申请公告No.Hei 6(1994)-283604中描述。

[专利参考文献1]

日本未审查专利申请公告No.6(1994)-283604

发明内容

现在，随着对安装在半导体芯片上的集成电路的更高封装和多功能的要求，该半导体芯片的接合焊盘的数目不断增加。因此，随着接合焊盘的增加，引线的数目增加，该半导体器件的型面尺寸增加。相应地，人们通过使得该引线的尺寸小型化缩小引线的排列间距而使得该半导体器件小型化。对于最近的QFP型半导体器件，该排列间距被缩小到0.3[mm]至0.4[mm]的量级。但是，需要给定的接合区域来保证在通过焊接把该半导体器件安装在印刷电路板时的可靠性，以及需要一定的机械强度来抑制该引线的弯曲。相应地，通过使得该引线尺寸小型化而进一步使得该半导体器件小型化被认为是困难的。

考虑到上文所述，本发明的发明人把注意力集中在这样的事实，多个电源接合焊盘和多个电源引线被提供用于一个操作电压(例如，Vcc＝3.3[V])，以保证安装在半导体芯片上的集成电路稳定工作，并且作出本发明。

本发明的目的是提供一种技术，其可以使得半导体器件小型化。