[发明专利]箝位电路及其内部的组合电路

说明书

技术领域

本发明涉及一种箝位电路，尤其涉及一种高精准度的箝位电路。

背景技术

箝位电路是一种将具有大输入范围的输入电压转换成固定输出电压的电路。图1是常规箝位电路。所述箝位电路10包含第一电阻器R1、第二电阻器R2、第三电阻器R3和齐纳二极管(zener diode)D1。所述第一电阻器R1分别连接到输入电压和所述第二电阻器R2的一端。所述第二电阻器R2的另一端连接到所述第三电阻器R3的一端，并作为输出电压节点。所述第三电阻器R3的另一端接地。所述齐纳二极管D1的阴极连接到所述第一电阻器R1和所述第二电阻器R2的接点，而其阳极接地。

当所述输入电压超过阈值，使所述第一电阻器R1和所述第二电阻器R2的接点的电压超过所述齐纳二极管D1的击穿电压时，所述齐纳二极管D1导通，而所述箝位电路10进入工作状态。在工作状态下，所述齐纳二极管D1工作于反向击穿状态，因此其阴极的电压被固定在定值V_clamp，而所述输出电压的值为当所述输入电压增大时，其多余的电压增加在所述第一电阻器R1上，而其多余的电流通过所述齐纳二极管D1流到地面，因此所述输出电压值仍可固定在定值。

然而，所述箝位电路10受所述输入电压的精确度和所述齐纳二极管D1的工艺变化的限制，因此其输出电压较难控制。此外，所述箝位电路10在不同温度下，其输出电压值也会有较大的差异，因此不适合应用于要求高精准度的电路。

发明内容

本发明的一实施例的箝位电路包含第一晶体管、第二晶体管和分压电路。所述第一晶体管的源极连接到参考电压，而其漏极经过电流源接地。所述第二晶体管的栅极连接到所述第一晶体管的栅极和漏极，而其漏极接地。所述分压电路分别连接到输入电压节点、输出电压节点和所述第二晶体管的源极，以提供箝位电压。

本发明的一实施例的应用于箝位电路的组合电路包含第一晶体管和第二晶体管。所述第一晶体管的源极连接到参考电压，而其漏极经过电流源接地。所述第二晶体管的栅极连接到所述第一晶体管的栅极和漏极，其漏极接地，而其源极连接到所述分压电路。

附图说明

图1显示常规箝位电路；

图2显示本发明的一实施例的箝位电路；以及

图3显示本发明的另一实施例的箝位电路。

具体实施方式

图2显示本发明的一实施例的箝位电路。所述箝位电路20包含分压电路21和组合电路22。所述分压电路21包含第一电阻器R1、第二电阻器R2和第三电阻器R3。所述组合电路22包含第一晶体管M1和第二晶体管M2。所述第一电阻器R1的一端连接到输入电压节点。所述第二电阻器R2的一端连接到所述第二晶体管M2的源极和所述第一电阻器R1的另一端。所述第三电阻器R3的一端连接到输出电压节点和所述第二电阻器R2的另一端，而其另一端接地。所述第一晶体管M1的源极连接到参考电压V_ref，而其漏极经过电流源23接地。所述第二晶体管M2的栅极连接到所述第一晶体管M1的栅极和漏极，而其漏极接地。所述第一晶体管M1的尺寸比例近似于所述第二晶体管M2的尺寸比例，因此所述第一晶体管M1的电压阈值V_th1近似于所述第二晶体管M2的电压阈值V_th2。

当所述输入电压低于阈值，所述第二晶体管M2不导通，此时输出电压等于然而，当所述输入电压逐渐增加而超过阈值时，所述第二晶体管M2的源极电压值将大于所述参考电压V_ref时，而使所述第二晶体管M2导通。此时，所述箝位电路20将进入工作状态。在工作状态下，由于所述第一晶体管M1的电压阈值V_th1近似于所述第二晶体管M2的电压阈值V_th2，因此所述第二晶体管M2的源极电压值V_clamp近似于所述参考电压V_ref，而使得所述输出电压固定在

优选地，所述第二晶体管M2的漏极可经过第四电阻器R4接地，如图3所示，其中所述第四电阻器R4用以模拟所述电流源23的跨压，而使得V_clamp的值较近似于所述参考电压V_ref。

所述参考电压V_ref是来自芯片的内部稳定电压，因此其可提供较精准的电压值，而使得所述箝位电路20的输出箝位电压较易被控制。再者，由于所述参考电压V_ref与温度变化的关系和所述组合电路22与温度变化的关系相反，因此可抵销温度变化所造成的输出电压值漂移。