[发明专利]具有多划分的保护环的肖特基二极管结构及制备方法

说明书

技术领域

本发明一般涉及电子设备，并且更具体地，涉及具有增强的性能的半导体设备及制备方法。

背景技术

诸如肖特基二极管的半导体势垒(barrier)设备被广泛使用。例如，通常将肖特基二极管集成在数字逻辑电路中作为快速开关。同样，因为与扩散型pn结二极管相比，其中离散型肖特基二极管在较低的电压降处维持高电流，所以离散型肖特基二极管被作为功率整流器使用。此外，肖特基二极管作为可在例如微波频率处有效运行的可变电容器使用。

通过设置肖特基金属与半导体表面直接接触而形成肖特基二极管。典型的肖特基金属包括铬、铂和铝。肖特基二极管的一个问题是其一般表现出比理论预计更高的漏电流和更低的击穿电压。这部分地缘自尖锐的接触边缘的存在，导致挤满设备的多个电场处在反向偏置条件下。

制造商一般利用掺杂的pn结保护环，其实质上与接触边缘交叠或者覆盖接触边缘以减少电场拥挤效应。保护环通常由与半导体基底的传导类型相反的掺杂剂的垂直扩散形成，并且接着形成肖特基接触以接触保护环掺杂最重的那些部分。该方法在降低漏电流并提高击穿电压方面是有效的。但是，因为保护环是并联连接的PN结二极管，所以该方法在导通条件期间导致非常高的少数载流子(minoritycarrier)注入。该少数载流子注入显著地减慢了开关速度，并且在一些集成电路应用中导致闩锁(latch-up)问题。

因此，存在对一种肖特基二极管结构及制备方法的需要，其提高反向击穿电压性能，克服以上概述的少数注入问题，简单地结合至现有集成电路工艺流程中，以及是成本有效的。

附图说明

图1示出了集成电路结构中的肖特基结构的实施方案的剖面图；

图2是图1和图5的肖特基结构的等效电路图；

图3是比较图1的肖特基结构与各种现有技术结构的基底电流与阳极电流的比率(I_S/I_A)作为阳极电压函数的曲线图；

图4是比较图1的肖特基结构与各种现有技术结构的反向电压特征的曲线图；

图5示出了肖特基结构的另一实施方案的剖面图；以及

图6-9示出了在处理期间肖特基结构的各种局部剖面图，以根据本发明说明制备多划分的掺杂区的不同方法。

为了容易理解，图中的元件不一定按照比例绘制，并且在全部不同的图中相似的元件号被适当地使用以表示相同的或类似的元件。为了附图的清晰，设备结构或区域的掺杂区可以示为大致具有直线边缘和精确的拐角。但是，本领域的技术人员应该理解，由于掺杂剂的扩散和活动，掺杂区域的边缘一般不是直线，并且拐角不是精确的角度而一般是圆形。尽管以下公开了一些传导类型(例如，p-形和n-型)，应该理解，本发明包括传导类型与这里具体描述的传导类型相反的那些设备并与其相关。

具体实施方式

通常，下列说明涉及具有减少的关态(off-state)渗漏和降低的开态(on-state)少数载流子注入的肖特基二极管结构。该结构实现了这些改进，同时保持期望的击穿电压特性。更具体地，下列说明涉及具有多划分的保护环或者掺杂区的肖特基二极管结构，掺杂区自半导体材料区的主要表面延伸。多划分的保护环是连续的，并包括第一部分和第二部分，第一部分的掺杂浓度接近于配置成形成欧姆接触的主要表面，第二部分的掺杂浓度接近于配置成形成肖特基接触的主要表面的另一部分。肖特基二极管还包括形成具有半导体基底的第一肖特基势垒的传导接触。传导接触叠盖保护环的第二部分，并与保护环的第二部分一起形成第二肖特基势垒，第二肖特基势垒的极性与第一肖特基势垒的极性相反。传导接触不叠盖或直接地接触保护环的第一部分。由于叠盖保护环的第二部分或者较轻掺杂的部分的传导接触，接触边缘受到保护，从而降低渗漏并增强或维持击穿电压特性。但是，因为传导接触不叠盖或直接地接触保护环的第一部分或较重掺杂的部分，少数载流子注入受到抑制。

图1示出了集成电路结构中的肖特基设备结构1 0的放大的剖面视图。设备10包括半导体材料11的区域，其包括例如p-型基底12以及与基底12形成间隔关系(在...里、在...内、在...之上或覆盖...之上)的n-型井区、扩散区或外延区14。利用传统技术在接近于半导体材料11的区域的主要表面18处形成钝化区17，以界定设备10的各个有源区。作为实例，钝化区17包括二氧化硅，其厚度大约为1/2微米至大约2微米。应该理解，钝化区17可以包括平坦的、半凹陷的或者沟槽钝化或绝缘结构。