[发明专利]数据读取电路以及方法

说明书

技术领域

本发明涉及一种数据读取电路，特别是涉及一种与非闪存(NAND flash)的数据读取电路。

背景技术

NAND闪存是由日本东芝(Toshiba)公司在1989年所发表。NAND闪存为非挥发性存储器，因此不需电力来维持数据的存储。此外，NAND闪存具有较快的编程(program)与清除(erase)时间。在NAND闪存内，每个存储单元(cell)所占的芯片面积较小，因此具有较高的存储密度。

一般而言，NAND闪存可分为单电平存储单元(Single Level Cell，SLC)以及多电平存储单元(multi level cell，MLC)，其中，多电平存储单元至少可存储两位的数据(例如：“00”、“01”、“10”或是“11”)。

对NAND闪存而言，所存储的数据可分为主要数据以及标记数据，其中标记数据为主要数据的附属数据。举例来说，附属数据可以是错误校正码(ErrorCorre ction Code)或是存储器损坏标记等，其中，附属数据是由制造商根据实际应用而设计。然而，当从NAND闪存读取存储器数据时，主要数据以及附属数据皆是经由同一路径所读出。因此，当处理器需要读取附属数据时，必须等到主要数据被读取完成或是破坏缓冲器内的主要数据才能将附属数据读出。

发明内容

本发明提供一种数据读取电路，用以从一存储器装置读取一存储器数据，包括：一第一寄存单元，用以接收以及存储来自上述存储器装置的上述存储器数据，其中，上述存储器数据包括一主要数据以及对应于上述主要数据的一附属数据；一第二寄存单元，用以接收以及存储来自上述第一寄存单元的上述主要数据；以及一输出单元，耦接于上述第一寄存单元以及上述第二寄存单元，用以直接由上述第一寄存单元接收存储在上述第一寄存单元的上述附属数据，以及接收存储在上述第二寄存单元的上述主要数据，并输出上述附属数据以及上述主要数据。

再者，本发明提供一种数据读取方法，包括：从一存储器装置读取一存储器数据，其中，上述存储器数据包括一主要数据以及对应于上述主要数据的一附属数据；存储上述存储器数据至一第一寄存单元；从上述第一寄存单元传送上述主要数据至一第二寄存单元，并存储上述主要数据至上述第二寄存单元；从上述第一寄存单元直接输出上述附属数据至一输出单元；从上述第二寄存单元输出上述主要数据至上述输出单元；以及根据上述附属数据取得上述主要数据的信息。

附图说明

图1是显示根据本发明一实施例所述的存储器装置的数据读取电路；以及

图2是显示根据本发明一实施例所述的数据读取方法。

附图符号说明

110～存储器装置

120～数据读取电路

130～页面缓冲器

132、134、142、144～反向器

136、138、162～晶体管

140～数据快取电路

150～输出单元

160～开关单元

EN、SW～信号

L1～信号线

S202-S212～步骤。

具体实施方式

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。

实施例：

图1是显示根据本发明一实施例所述的存储器装置110的数据读取电路120。在图1中，存储器装置110是由多个多电平存储单元所组成的存储器数组。在此实施例中，存储器装置110为NAND闪存。数据读取电路120包括页面缓冲器130(page buffer)、数据快取(cache)电路140、输出单元150以及开关单元160，其中，页面缓冲器130以及数据快取电路140可视为存储存储器数据的寄存单元。页面缓冲器130包括反向器132与134以及晶体管136与138，而数据快取电路140包括反向器142以及反向器144。开关单元160包括晶体管162，耦接于信号线L₁以及数据快取电路140之间，其中，晶体管162可根据信号SW而决定是否导通。输出单元150耦接于页面缓冲器130以及数据快取电路140，用以传送所读取的存储器数据至处理器。

如图1所显示，在页面缓冲器130中，反向器132的输出端耦接于反向器134的输入端，而反向器134的输出端耦接于反向器的132输入端。因此，反向器132以及反向器134形成一个具有锁存(latch)功能的电路。同样地，在数据快取电路140中，反向器142以及反向器144亦形成一个具有锁存功能的电路。