[发明专利]半导体集成电路装置和数据处理器系统

说明书

(对相关申请的交叉引用)

2007年2月16日提交的日本专利申请No.2007-35693的包括说 明书、附图和摘要的全部公开内容在此引入作为参考。

技术领域

本发明涉及具有用作帧缓冲器(frame buffer)和显示驱动器电路 的RAM的显示驱动控制装置或半导体集成电路装置中的显示数据的 输入接口技术，并涉及有效适用于诸如移动电话的移动通信终端装置 的技术。

背景技术

诸如移动电话的移动通信终端装置不仅与因特网连接兼容而且与 地面数字电视广播接收兼容，并且，必须实现从基带单元到显示驱动 控制装置的增加的显示数据的高速数据传送。日本未审查专利公开公 报No.2006-146220公开了使用高速串行接口电路用于与基带单元耦 合的显示驱动控制装置的接口电路的移动电话。日本未审查专利公开 公报No.2001-222249公开了设置高速串行接口电路以及并行接口电 路并且可同时将来自并行接口电路的静物图像数据和来自高速串行接 口电路的移动图像数据写入RAM中的技术。

发明内容

关于在显示驱动控制装置中使用传送处理能力相互不同的多个高 速串行接口电路，本发明的发明人研究如下。在在通过铰链部分可折 叠地设置在本体外壳上的盖体外壳中安装显示驱动控制装置和显示装 置的结构中，如果线路的数量较少，那么能够降低穿过铰链部分的线 路不希望地断开的风险。如果高速串行接口电路和并行接口电路均被 使用，那么信号线的数量增加。另外，当在多个高速串行接口电路之 间切换显示图像数据的输入时，除非与开始向RAM供给输入到一个 高速串行接口电路的显示数据的定时同时控制停止向RAM供给输入 到另一个高速串行接口电路的图像数据的定时，否则在切换时图像显 示畸变。考虑将一个高速串行接口电路与主处理器耦合并将其它的高 速串行接口电路与主处理器的加速器耦合，那么，为了提高整个系统 的性能，必须确定向哪一个接口电路有利地分配命令接口功能。

本发明的目的是，提供一种可有助于提高加入包含RAM和显示 驱动器电路的半导体集成电路装置的系统的可靠性和高性能两个方面 的显示数据的输入接口技术。

本发明的另一目的是，有助于提高包括通过不同的高速串行接口 电路与主处理器和加速器耦合的显示驱动控制装置的数据处理器系统 的可靠性和高性能。

本发明的另一目的是，当在多个高速串行接口电路之间切换图像 数据的输入时防止图像显示的畸变。

参照本说明书的说明和附图，本发明的上述目的、其它目的和新 颖性特征将变得十分明显。

以下是在本申请中公开的本发明中的代表性概要的简要说明。

即，半导体集成电路装置包括具有一个差动串行数据信道的第一 高速串行接口电路和具有多个差动串行数据信道的第二高速串行接口 电路，第一高速串行接口电路通过使用控制信息执行与外面的命令接 口(command interface)，并且控制电路基于控制信息执行内部操作。 两个高速串行接口电路共享RAM用于显示数据信息的存储。根据被 输入到第一高速串行接口电路的控制信息通过控制电路确定当接收要 供给RAM的数据信息时是使用第一高速串行接口电路还是使用第二 高速串行接口电路。

根据上述手段，由于对于显示数据信息的外部接口使用第一和第 二高速串行接口，因此可通过使用少量的接口信号线将显示数据信息 供给到半导体集成电路装置，并且能够在加入半导体集成电路装置的 装置中降低与半导体集成电路装置耦合的接口信号线不希望地断开的 风险。关于这一点，能够提高系统的可靠性。

由于对于控制信息和数据信息的接口使用高速串行接口，因此可 以很容易地通过使用少量的接口信号线保障大量的数据传送。另外， 命令接口功能不被分配给数据传送能力相对较高的第二高速串行接口 电路。因此，在为了降低主处理器上的负载而将特定的数据处理专用 的加速器与第二高速串行接口电路耦合的使用方案中，第二高速串行 接口电路可专于接收特定数据处理的结果。关于这些点，能够作为加 入半导体集成电路装置的整个系统而提高数据处理性能。

以下是在本申请中公开的本发明中的代表性概要的简要说明。

即，能够有助于同时提高加入包含RAM和显示驱动器电路的半 导体集成电路装置的系统的可靠性和高性能。