[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明是关于一种半导体装置及其制造技术，尤其是关于一种适用于具备非易失性存储器的半导体装置的有效技术。

背景技术

在半导体装置中，有的半导体装置的内部具有非易失性存储器电路部，该非易失性存储器电路部是用来存储例如在修整时、恢复时以及LCD(Liquid Crystal Device，液晶显示装置)图像调整时所使用的信息或半导体装置的制造编号等相对较小容量的信息。

具有此种非易失性存储器电路部的半导体装置，例如在日本专利特开2001-185633号公报(专利文献1)中有所揭示。在该文献中揭示了一种单层·多晶EEPROM装置，其在通过绝缘膜而绝缘配置于半导体基板上的单一导电层上构成的EEPROM(ElectricErasable Programmable Read Only Memory，电可删除可编程只读存储器)装置中，能够缩小每一位(bit)的面积。

而且，例如在日本专利特开2001-257324号公报(专利文献2)中，揭示了一种在以单层多晶快闪技术形成的非易失性存储元件中，能够提高信息的长期保持性能的技术。

而且，例如在USP6788574(专利文献3)的Fig.7中，揭示了一种电容部、写入晶体管、读出晶体管分别由n阱隔离开的结构。并且，在专利文献3的Fig.4A-4C、column6-7中，揭示了一种利用FN隧道电流来进行写入/删除的结构。

而且，例如在日本专利特开2000-311992号公报(专利文献4)的图1及其说明部分揭示了一种结构：在配置有双层栅电极结构的存储单元的存储单元区域中，形成着由氮化硅膜构成的第一绝缘膜，而在周边电路区域中，并未形成由氮化硅膜构成的绝缘膜。

而且，例如在日本专利特开2000-183313号公报(专利文献5)的段落0065～0067以及图8中揭示了一种技术：在半导体基板上堆积氮化硅膜之后，利用抗蚀膜来覆盖配置有双层栅电极结构的存储单元的存储器阵列区域的氮化硅膜，并对逻辑LSI形成区域的氮化硅膜进行蚀刻而在栅电极的侧面形成侧壁间隔物。

[专利文献1]

日本专利特开2001-185633号公报

[专利文献2]

日本专利特开2001-257324号公报

[专利文献3]

USP6788574的Fig.7、Fig.4A-4C

[专利文献4]

日本专利特开2000-311992号公报(图1)

[专利文献5]

日本专利特开2000-183313号公报(段落0065～0067及图8)

发明内容

然而，作为半导体装置的接触孔形成技术，有一种L-SAC(Self Aligned Contact hole，自对准接触孔)技术。

此技术中，在由氧化硅膜形成的层间绝缘膜与半导体基板之间，以覆盖栅电极及下层布线的方式预先形成作为蚀刻终止层而发挥功能的氮化硅膜，在层间绝缘膜上形成接触孔时，使氧化硅膜与氮化硅膜的蚀刻选择比较大。由此，可以提高用来在层间绝缘膜上形成接触孔的光刻步骤中的尺寸或对准偏移的容限。

然而，当具有如上所述的非易失性存储器的半导体装置中使用L-SAC技术时，存在如下问题：如果作为蚀刻终止层而发挥功能的氮化硅膜在与非易失性存储器的浮栅电极直接接触的状态下堆积在半导体基板上，则非易失性存储器的数据保持特性会下降。

这是由如下原因造成的。当通过等离子化学气相沉积(Chemical Vapor Deposition，CVD)法等来堆积所述氮化硅膜时，氮化硅膜在其堆积的初期阶段容易变成富硅膜。因此，如果氮化硅膜与浮栅电极的上表面直接接触，则浮栅电极中的电荷会通过氮化硅膜的富硅部分而流到半导体基板侧，并通过所述接触孔内的插塞而放出。

本发明的目的在于提供一种能够提高半导体装置的可靠性的技术，尤其是提供一种能够提高非易失性存储器的数据保持特性的技术。

本发明的所述以及其他目的及新颖特征可以由本说明书的记载及附图而明确。

如下所述，简单说明本申请案中所揭示的发明中的代表性发明的概要。

即，本发明具有：具备非易失性存储器的第一电路区域以及具备所述非易失性存储器以外的电路的第二电路区域，在所述第二电路区域中，在形成于所述半导体基板的第一主面上的含氧绝缘膜与所述半导体基板之间，形成有含氮绝缘膜，在所述第一电路区域中，在所述含氧绝缘膜与所述半导体基板的第一主面之间，未形成含氮绝缘膜。

[发明的效果]