[发明专利]一种超长指令字处理的方法和装置

说明书

技术领域

本发明涉及电子技术领域，特别涉及一种超长指令字处理的方法和装置。

背景技术

随着高性能计算需求的增长，计算机体系结构发生了很大变化。作为计算机核心部件的处理器，其性能和复杂性也在增长。处理器性能的改善在很大程度上归功于处理器架构的发展和VLSI(Very Large Scale Intergration，大规模集成电路)工艺的改进。目前处理器架构正在发生很大的变化，而这种变化无不体现出市场需求的强大动力。

现代处理器，无论是通用处理器还是数字信号处理器其架构正在趋于融合。通用处理器通过增加媒体处理指令来提高数据处理器能力；而数字信号处理器也借鉴了通用处理器的体系结构，使得数字信号处理器的数据处理器能力更加强大、管理更加灵活。目前现代处理器架构的发展主要体现在三个方面，即超流水、多指令发射和多指令操作。

其中，VLIW(Very Long Instruction Word，超长指令字)架构是目前广泛采用的数字信号处理器架构。超长指令字是指供处理器同时执行的最大指令条数超过1条，超过1条的指令组合在一起构成了一个超常指令字。该超常指令字通过处理器指令获取，译码，分发和执行阶段完成指令定义的功能。为了同时执行多条指令，处理器需要提供特殊的分发和执行单元。分发单元是将一条超常指令字中多个指令分发给不同的执行单元。多个执行单元构成了处理器的执行单元组。多个执行单元组构成了处理器的执行级。

现有的一种超长指令处理架构中，功能单元被分为两组，其中，L1、S1、W1和D1四个功能单元组成第一个功能单元组；L2、S2、W2和D2四个功能单元组成第二个功能单元组。在指令的分发阶段，分发电路根据每条指令中的某一位分发到第一个功能单元组或者第二个功能单元组。如果第一个功能单元组的功能单元要访问第二个寄存器堆B或者第二个功能单元组的功能单元要访问第一个寄存器堆A均需要经过一个交叉访问结构。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：现有超长指令处理架构对功能单元进行分组，如果第一个功能单元组的功能单元要访问第二个寄存器堆B或者第二个功能单元组的功能单元要访问第一个寄存器堆A需要经过一个交叉访问机制，因此其数据吞吐量受限。另外，该处理架构的功能单元和寄存器堆连接是固定的，降低了数据访问的灵活性。

发明内容

本发明实施例提供一种超长指令字处理的方法和装置，不对功能单元进行分组，避免经过交叉访问结构机制实现数据交换，提高数据交换的能力，增加功能单元的数据访问灵活性。

为达到上述目的，本发明实施例一方面提供一种超长指令字处理的方法，包括：根据指令编码中的功能单元类型标识任意选择一个同类型的功能单元，并向所述功能单元分发所述指令编码；将所述指令编码进行译码，获知所述功能单元所要执行的操作指令和所述功能单元所要访问的寄存器堆；根据所述操作指令从所述寄存器堆读取数据进行操作。

另一方面，本发明实施例还提供一种超长指令字处理的装置，包括：选择单元，用于根据指令编码中的功能单元类型标识任意选择一个同类型的功能单元；分发单元，用于向所述选择单元选择的功能单元分发所述指令编码；译码单元，用于对分发给所述功能单元的指令编码进行译码，获知所述功能单元所要执行的操作指令和所述功能单元所要访问的寄存器堆；功能单元，用于根据所述译码单元的译码出的操作指令从所述译码单元译码出的所述功能单元所要访问的寄存器堆读取数据进行操作。

与现有技术相比，本发明实施例具有以下优点：本发明实施例不对功能单元分组，避免了经过交叉访问结构机制实现数据交换，因此提高了数据交换的能力，增加了功能单元的数据访问灵活性。

附图说明

图1为本发明实施例的方法流程图；

图2为本发明实施例超长指令处理架构图；

图3为本发明实施例的装置结构图。

具体实施方式

下面就本发明实施例的具体实施方式作进一步的描述，如图1所示为本发明实施例的方法流程图，具体包括以下步骤：

步骤S101，获取指令编码。在指令编码的获取阶段，处理器从指令编码存储器中，读取指令编码包，缓存到指令编码缓存寄存器中，并根据指令编码并行机制，把可同时并行执行的指令编码组成执行包。

步骤S102，根据功能单元类型标识任意选择一个功能单元，并向其分发指令编码。在指令编码的分发阶段，处理器根据各个执行包中的各个指令编码中的功能单元类型标识，从同类型的功能单元中任意选择一个功能单元，并将对应于该类型功能单元的指令编码分发给该功能单元。