[发明专利]用于校正模拟低压差线性稳压器过冲和下冲的方法及装置

权利要求书

1.一种用于模拟集成电路的误差校正电路，所述误差校正电路具有输入端和输出端且包括：

下冲校正电路，其电耦接为用于检测所述模拟集成电路中的下冲误差，只有当在所述输出端检测到所述下冲误差时，所述下冲校正电路才运行以改进所述模拟集成电路的反应时间；以及

过冲校正电路，其电耦接为用于检测所述模拟集成电路中的过冲误差，只有当在所述输出端检测到所述过冲误差时，所述过冲校正电路才运行以改进所述模拟集成电路的反应时间。

2.根据权利要求1所述的误差校正电路，其中，一旦检测到所述过冲误差，所述过冲校正电路运行以创建电通路来补偿所述过冲误差。

3.根据权利要求1所述的误差校正电路，其中，通过将所述过冲校正电路的电气特性从高阻抗状态改变为低阻抗状态来激活所述过冲校正电路；以及通过将所述下冲校正电路的电气特性从高阻抗状态改变为低阻抗状态来激活所述下冲校正电路。

4.根据权利要求1所述的误差校正电路，其中，所述下冲校正电路还包括：

输入级电路，其包括输入端，所述输入端电耦接为用于检测所述模拟集成电路的所述输出端中的所述下冲误差；

差分级电路，其电耦接至所述输入端；以及

输出级电路，其电耦接至所述差分级电路和所述模拟集成电路，一旦检测到所述下冲误差，所述差分级电路和所述输出级电路激活以产生校正信号，所述校正信号能改善所述模拟集成电路的反应时间。

5.根据权利要求4所述的误差校正电路，其中，所述输入级电路包括电耦接至电容的高速AB类缓冲器。

6.根据权利要求4所述的误差校正电路，其中，所述差分级电路还包括：

第一NMOS晶体管，其电耦接至第二NMOS晶体管，所述的第一NMOS晶体管的栅极电连接至所述第二NMOS晶体管的栅极，所述第一NMOS晶体管的源极电耦接至第一电阻的第一端和所述输入级电路，所述第一电阻的第二端电耦接至电气接地，所述第二NMOS晶体管的源极电耦接至第二电阻的第一端，所述第二电阻的第二端电耦接至所述电气接地；以及

偏置电路，其电耦接至所述第一NMOS晶体管和所述第二NMOS晶体管，其中所述偏置电路运行以偏置所述第一NMOS晶体管和所述第二NMOS晶体管，所述第一NMOS晶体管和所述第二NMOS晶体管的漏极电耦接至所述偏置电路。

7.根据权利要求6所述的误差校正电路，其中，所述偏置电路包括：

第一电流源，其包括第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的栅极电耦接至所述第二PMOS晶体管的栅极，所述第一PMOS晶体管的漏极电耦接至所述第一NMOS晶体管的漏极和所述输出级电路，所述第二PMOS晶体管的漏极电耦接至所述第二NMOS晶体管的漏极和所述第二PMOS晶体管的栅极，所述第一PMOS晶体管的源极电耦接至所述第二PMOS晶体管的源极和电源电压；以及

第二电流源，其具有第一端和第二端，所述第一端电耦接至所述电源电压；

第三NMOS晶体管，其漏极电耦接至所述第二电流源的第二端，所述第三NMOS晶体管的栅极电耦接至所述第一NMOS晶体管的栅极和所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的漏极，所述第三NMOS晶体管的源极电耦接至第三电阻的第一端，所述第三电阻的第二端电耦接至所述电气接地。

8.根据权利要求7所述的误差校正电路，其中，所述输出级电路是PMOS晶体管，所述PMOS晶体管的栅极电耦接至所述第一NMOS晶体管的漏极，所述PMOS晶体管的漏极构成所述输出端、且电耦接至所述模拟集成电路，所述PMOS晶体管的源极电耦接至所述电源电压。

9.根据权利要求1所述的误差校正电路，其中，所述过冲校正电路还包括：

差分级电路，其电耦接至所述模拟集成电路的所述输出端；以及

输出级电路，其电耦接至所述差分级电路和所述模拟集成电路。