[发明专利]晶片外观检查设备

说明书

技术领域

本发明涉及用于对晶片和半导体衬底执行外观检查的外观检查设备，更具体而言，涉及用于检测在半导体集成电路的制造过程中产生的晶片上的缺陷的外观检查设备。

背景技术

将检查目标图像数据与参考图像数据进行比较以基于二者之间的任何随机差异来检验检查目标的完整性的方法，是一种常规上已知的用于检测形成于检查目标(半导体晶片)上的图案的符合度以及所述图案上诸如外来物质和划痕的缺陷的外观检查方法。

例如，通过用于以灰度级表示检查目标外观的灰度级图像数据的图像数据输入装置和用于基于以灰度级表示多个检查目标外观的多个灰度级图像数据来计算作为统计数据的参考图像数据和离差(dispersion)数据的统计处理装置，采用通过所述统计处理装置计算的统计数据、预先设置的用于确定检查目标的可接受性的鉴别数据和自图像数据输入装置输入的检查目标的灰度级图像数据，来检验每一像素的检查目标的完整性，由此确定检查目标的可接受性。

作为确定可接受性的方法，存在有这样一种方法，该方法基于统计处理装置中的多个可接受检查目标的灰度级图像数据计算参考图像数据的平均值和离差数据，并基于所述参考图像数据的平均值和离差数据计算可接受性的范围，由此确定检查目标的可接受性。此外，针对具有不同的灰度级图像数据位置坐标的多个区域中的每个区域，将可接受性的范围设置为不同的值，由此针对具有不同的灰度级图像数据位置坐标的多个区域中的每个区域，按照不同的检查准确度确定检查目标的可接受性(例如，参考JP2004-93338A)。

在上述常规技术中，可以针对具有不同位置坐标的多个区域中的每个区域，按照不同的准确度预先设置可接受性的标准。但是，半导体器件一般是通过在半导体晶片上形成诸如氧化硅膜、氮化硅膜和多晶硅膜的各个薄膜而制造的，因此根据生产设备的能力，在批次之间、批次中乃至晶片内都可能在所述各个薄膜中的每个薄膜内产生厚度偏差，其将导致半导体晶片上的每一芯片的灰度级图像发生变化的问题，在各个薄膜的膜厚度偏离了预先估算的膜厚度变化范围的情况下，将所述芯片检测为缺陷芯片，而不管是否存在外来物质和缺陷图案。

发明内容

预先作为表格形式获得晶片特定位置处的薄膜的膜厚度与晶片的芯片内每一采样区域的灰度值之间的关系，在检查所述芯片之前，例如在进行晶片对准时，测量有待检查的晶片的特定位置处的薄膜的膜厚度，将测得的膜厚度与表格中的灰度值进行比较，由此确定优化的检查阈值，并基于所述阈值执行每一芯片的外观检查。

通过这种方式，能够在考虑采样区域的灰度值偏差的同时执行外观检查，从而减少了因采样区域的灰度值偏差而导致的检测差错，其中，所述灰度值偏差源自于批次之间、批次内以及晶片表面内的薄膜的膜厚度偏差。

此外，在晶片对准时测量膜厚度，由此使外观检查与膜厚度测量分离，从而抑制了检查时间的增加。

附图说明

在附图中：

图1A到1D示出了采用根据本发明自动外观检查设备的测量的实施例的示意图，其中：

图1A是根据本发明的测量芯片的平面图的例子；

图1B是沿图1A的测量芯片中的X-X′线得到的截面图的例子；

图1C是根据本发明的测量晶片的平面图的例子；以及

图1D示出了根据本发明的膜厚度和检查阈值之间的关系的曲线图的例子；以及

图2示出了根据本发明的外观检查设备和膜厚度测量装置的构造的例子。

具体实施方式

在下文中，将参考图1A、1B、1C、1D和图2描述本发明的实施例。

在由划片线11所包围的芯片10的区域内，设置有第一氧化物膜区域12的膜厚度测量点121和第二氧化物膜区域13的膜厚度测量点131，第二氧化物膜区域13与第一氧化物膜区域12一起构成芯片10。注意，图1B示出了沿图1A的芯片的X-X′线得到的示意性截面图。

将晶片划分为任意区域，每一区域均包括芯片。例如，在图1C中，将晶片划分为区域“A”、“B”、“C”和“D”。

接下来，对于每一区域选择至少一个芯片以测量其膜厚度。例如，在图1C中，针对区域“A”选择了芯片“a”，针对区域“B”选择了芯片“b”，针对区域“C”选择了芯片“c”，针对区域“D”选择了芯片“d”。