[发明专利]MOS器件及其制造方法

说明书

技术领域

本发明涉及电子器件。具体地说，本发明涉及处于拉伸或压缩应变的MOS器件，并涉及通过外延生长源极和漏极结来制造这种结构的方法。

背景技术

目前的集成电路包括大量的器件。更小的器件和收缩基本规则是提高性能和降低成本的关键。随着FET(场效应晶体管)器件的尺寸缩小，该工艺变得更为复杂，而且从一代器件到下一代需要器件结构的改变和新制造方法来维持所期望的性能提高。微电子器件的主流材料是硅(Si)，或更宽泛地说是Si基材料。一种对微电子器件很重要的Si基材料是硅锗(SiGe)合金。

在深度亚微米时代的器件中很难保持性能的提高。因此，无需改变尺寸就能提高性能的方法就受到关注。一种用于提高性能的通用方法是增大FET中载流子(电子和/或空穴)的迁移率。一种提高载流子迁移率的很有前景的途径是修改用作制造器件的原材料的半导体。已经公知而且近来深入研究过，拉伸或压缩应变地半导体具有非常好的载流子特性。具体地说，电子迁移率的提高已在应变硅(Si)沟道NMOS中实现，如授予J.O.Chu的美国专利6,649,492 B2“Strained SiBased Layer Made By UHV-CVD，and Devices Therein”中所述，通过引用将其合并于此。类似地，为了提高空穴迁移率，压缩应变的SiGe产生了高的空穴迁移率。锗(Ge)也具有很诱人的空穴载流子特性。为此SiGe合金是空穴导电类型器件的优选材料。Si和Ge以及SiGe合金的带结构使得在该材料处于压缩应变时空穴传输、主要是空穴迁移率提高了。在授予J.O.Chu的美国专利6,963,078“Dual Strain-State SiGe Layers for Microelectronics”中描述了在同一个晶片中结合拉伸和压缩应变的SiGe区域，通过引用将其合并于此。

应变Si层可以是在衬底上生长的硅中引入双轴拉伸应变的结果，该衬底由晶格常数大于硅的晶格常数的材料形成。锗的晶格常数大约比硅的晶格常数大4.2％，硅锗合金的晶格常数与其锗的浓度大致成线性函数。结果，包含50个原子百分比锗的SiGe合金的晶格常数大约比硅的晶格常数大2％。硅在这种SiGe衬底上的外延生长将产生处于拉伸应变的硅层。通常，如果外延层具有比下层更小的Ge浓度而且其厚度小于临界厚度，则外延层处于拉伸应变，相反，如果下层具有更低的Ge浓度，则外延层处于压缩应变。

理想状态下，人们希望具有这样的集成电路，即电子导电类型器件如NMOS寄宿(host)在拉伸应变的Si或SiGe材料中，而空穴导电类型器件如PMOS寄宿在压缩应变的Ge或SiGe材料中。(MOSFET代表金属氧化物半导体场效应晶体管，这是具有通常表示绝缘栅极场效应晶体管的历史内涵的名称，而nFET或NMOS以及pFET或PMOS代表n和p型MOSFET。)

发明内容

考虑到所讨论的问题，本发明的实施例公开了由应变材料制成的NMOS和PMOS器件的结构。NMOS和PMOS具有其寄宿在基于Si的层中的对应的沟道区。基于Si的层外延地设置在SiGe支撑层上，基于Si的层具有小于临界厚度的厚度。第一应变状态基于该基于Si的层与该SiGe支撑层的外延关系而为该基于Si的层所固有(pertainto)。

该器件结构还包括与基于Si的层以及与SiGe支撑层外延地交界(interface)的第二Si基材料。NMOS器件的源极和漏极由第二Si基材料制成，该材料具有低于SiGe支撑层的Ge浓度。该第二Si基材料填充为NMOS器件的源极和漏极产生的第一空隙(void)。第一空隙穿透基于Si的层并进入SiGe支撑层。第二Si基材料使得NMOS器件的沟道区处于应变状态，该应变状态与第一应变状态相比被朝着拉伸方向偏移。

该器件结构还包括与基于Si的层以及与SiGe支撑层外延地交界的第二SiGe材料。PMOS器件的源极和漏极由第二SiGe材料制成，该材料具有高于SiGe支撑层的Ge浓度。该第二SiGe材料填充为PMOS器件的源极和漏极产生的第二空隙。第二空隙穿透基于Si的层并进入SiGe支撑层。第二SiGe材料使得PMOS器件的沟道区处于应变状态，该应变状态与第一应变状态相比被朝着压缩方向偏移。

本发明的实施例还公开了制造该器件结构的方法。

附图说明

本发明的这些以及其它特征将从下面的详细描述和附图中变得明显，其中：

图1A和1B以示意截面图示出具有外延源极和漏极的应变器件的实施例变形；