[发明专利]使用多路复用器替换存储设备的存储器模组和方法

说明书

背景技术

双列直插式存储器模组(DIMM)由于具有高可用性，以及对外形参数和电气接口标准的兼容性，长期以来一直是常见的用于计算机系统的数字存储器形式。一般地，DIMM采用多个存储设备，例如动态随机存取存储器(DRAM)，布置在单个的小块印刷电路板(PCB)上提供大量存储器给处理系统，例如台式计算机、网络服务器或者其他小型计算机系统等。在DIMM上，存储设备通常组装在PCB的两面，而单列直插式存储器模组(SIMM)只在PCB的一面包含存储设备。经常的，存储设备逻辑上按照一个或多个“列”或独立寻址存储单元来组织。此外，每个与特定列联系在一起的存储设备包括每个可寻址存储单元的明确的位范围；这样，通常每个可寻址单元的位宽直接关联于列中包括的存储设备的数量。

一般地，每个DIMM通过连接器耦合到处理系统主板上的存储器控制器，这样在DIMM故障的时候就可以容易的更换。为了升级DIMM存储容量或速度也会进行更换。一般地，为了给消费者价格和性能上权衡的选择，主板提供多个DIMM连接器来允许一定范围的存储容量。

随着计算平台中使用的处理器的速度和处理能力的持续增长，相应增强的存储技术也产生了重要的性能问题。例如，DIMM容量的增加需要更多的输入输出(I/O)信号，如地址信号和数据信号，在各个DIMM与主板之间，恶化了之前即已存在的I/O信号路由问题。同样，更高的DIMM访问速度降低了可以耦合到一个存储器控制器上的DIMM数量，这是由于在控制器和DIMM之间的地址信号线和数据信号线上产生的传输线“残根(stub)”。

针对这些问题，设计了全缓冲双列直插式存储器模组(FB-DIMM)。每个FB-DIMM包括多个存储设备，例如DRAM，加上一个高级存储缓冲器(AMB)用于存储器控制器与DRAM的耦合。与把存储器控制器与各个DIMM直接耦合不同，存储器控制器通过两个单向串行命令数据接口与多个DIMM的第一个耦合，这个DIMM用同样的方式与下一个DIMM耦合，形成点到点的串行接口，该串行接口把控制器和多个DIMM以链状方式连接起来。结果是，串行接口的应用同时解决了以前DIMM的信号路由问题和传输线缺陷。这样，更多的DIMM可以耦合至任意一个存储器控制器，从而在允许更快的存储访问时间的同时促进了存储容量的显著增加。

可是，FB-DIMM技术并未解决下述这一愈发严重的问题，即与之前提到的DRAM的速度和容量提升相关联的升高的DRAM故障率。为应对这一问题，驱动传统的DIMM系统以及更近的FB-DIMM系统的存储器控制器使用冗余数据，例如纠错码(ECC)或循环冗余校验码(CRC)，它们被存储在DIMM一个或多个额外的DRAM中以用于纠正数据错误。某些数据错误实质上是短暂的或者暂时的，另外一些可能意味着有出故障的DRAM。为了解决一个故障DRAM，存储器控制器会使用传统DIMM和FB-DIMM的多个额外DRAM的一个用作备用，这样存储器控制器即可把出故障的DRAM的内容映射到备用DRAM，从而把出故障的DRAM从服务中移走而不用更换DIMM。可是，随着DRAM故障率的不断升高，每个DIMM一个备用DRAM不足以允许在第二个DRAM出故障前完成DIMM的更换，这会导致DIMM完全失效。此外，即使提供两个或更多个备用DRAM，一般也没有配置当前的存储器控制器以有效地利用那些备用。另外，当采用额外的DRAM作为备用，存储器控制器的错误纠正能力被降低了，因为作为结果，更少的存储可用于错误纠正数据。

附图说明

图1是依照本发明的具体实施方式的存储器模组的方框图。

图2是依照本发明的具体实施方式的存储器模组的存储缓冲器的操作方法流程图。

图3是依照本发明的具体实施方式的全缓冲双列直插式存储器模组的简化方框图。

图4是图3的存储器模组的读多路复用器的方框图。

图5是依照本发明的具体实施方式的响应于检测与存储器控制器耦合的存储器模组中出故障的存储设备来操作存储器控制器的方法的流程图。

图6是依照本发明的具体实施方式的用于将来自出故障的存储设备的数据传到存储器模组的备用存储设备的在图6之内的方法的流程图。

图7是依照本发明的另一个具体实施方式的提供两个存储器列(rank)的存储器模组的方框图。

图8是依照本发明的另一个具体实施方式的在单个列内提供两个备用存储设备的的存储器模组的方框图。