[发明专利]高密度电路模块

说明书

本申请是申请日为2002年10月25日、申请号为02826187.9、发明名称为“高密度电路模块”的发明专利申请的分案申请。

技术领域

本发明涉及集结集成电路，尤其涉及以芯片尺寸封装的层叠集成电路。

背景技术

许多技术用于层叠封装集成电路。某些方法需要特定的封装，而另一些技术层叠常规封装。在某些层叠中，封装集成电路的引线用于建立叠层，而在另一些系统中，例如轨道之类的附加结构提供封装之间所有或部分互连。在再一些技术中，使用带特定特性的挠性导体选择性互连封装集成电路。

近十年期间所应用的主要封装结构在塑料外包层中密封集成电路(IC)，塑料外包层一般具有矩形结构。包封的集成电路通过从塑料包封的端部周边发出的引线与应用环境连接。这种“引线封装”成为用于层叠封装集成电路技术最广为应用的组成部分。

引线封装在电子学中起到了重要的作用，而最小化电子部件和组件的努力推动了保持电路板表面积技术的发展。因为引线封装具有从封装周边发出的引线，故引线封装占据了不仅是最小量的电路板表面积。因此，引线封装的替代品最近获得了市场份额。

一般把一类替代封装定义为“芯片尺寸封装”或CSP。CSP一般指通过横过封装主表面排列的触点组(常常具体化为“焊点”或“焊球”)提供与集成电路连接的封装。替代从封装周边侧发出的引线，触点被放置在主表面上并一般从封装的平坦底表面发出。

CSP的目的是占据尽可能小的面积，优选大约为密封IC的面积。因此，CSP引线或触点一般没有延伸超过封装的轮廓周边。在封装侧缺少“引线”反映了多数层叠技术，设计这些层叠技术用于不适用于CSP层叠的引线封装。

CSP能够减小许多应用的尺寸和重量参数。例如，用于闪存和SRAM的微球栅阵列(μBGA)和带上或用于SRAM或EEPROM的格栅层压CSP上的引线接合已经应用在许多应用中。CSP是广泛的种类，包括从邻近芯片尺寸到管芯尺寸封装的各种封装，例如最近在提出的用于DSBGA的JEDEC标准95-1中介绍的管芯尺寸球栅阵列(DSBGA)。为了满足增加存储容量同时减少成本和形状因子的不断要求，最近发展了在CSP技术中集结集成电路的CSP技术。例如，Sharp、Hitachi、Mitsubishi和Intel最近从事被称为S-CSP技术规范用于闪存和SRAM的支持。但是，那些S-CSP技术规范介绍了在单个芯片尺寸封装内层叠多个管芯，并未提供用于层叠芯片尺寸封装的技术。在单个封装内层叠集成电路要求特定的技术，包括封装内部的更改和显著的花费，可能会有一连串弱点。

存在几种公知的技术用于层叠在芯片尺寸技术中铰链的封装。本发明的受让人发展了前述系统用于在节省空间拓扑中集结μBGA封装。本发明的受让人持有在RAMBUS环境中DIMM上层叠BGA封装的系统。

在本发明受让人享有的US专利No.6205654B1中，介绍了层叠球栅阵列封装的系统，其应用引线载体使可连接点延伸出封装。其它公知技术增加了层叠BGA封装IC的结构。另一些公知技术在DIMM上集结CSP，封装成角放置。这些技术提供了替换方式，然而需要附加成本和复杂性的拓扑。

Forthun的US专利No.6262895B1(“Forthun专利”)意图公开一种层叠芯片尺寸封装IC的技术。Forthun专利公开了表现为局部关于CSP卷绕的弯曲电路(flex circuit)的“封装”。弯曲电路被定义为在弯曲(flex)的上和下表面上具有焊盘阵列。

Forthun“封装”的弯曲电路具有在其上表面上的焊盘阵列和关于其下表面中心设置的焊盘阵列。在弯曲下表面上存在自中心下表面焊盘阵列相对面上的第三和第四阵列。为了产生Forthun封装，CSP接触位于弯曲电路上表面上的焊盘阵列。如Forthun专利中介绍的那样，在CSP下表面上的触点挤过在上表面焊盘中的“裂缝”并穿过弯曲从下表面阵列的焊盘突出，并由此从封装的底表面突出。由此，CSP触点用作封装的触点。弯曲的边关于CSP局部卷绕以邻近地把第三和第四焊盘阵列放置在CSP的上部主表面上从第三和第四焊盘阵列的组合产生用于连接另一个这样封装的第五焊盘阵列。由此，如Forthun公开中介绍的那样，用所述封装产生的CSP层叠模块将表现为在模块中关于每个CSP卷绕的弯曲电路。