[发明专利]基于数字调制的高精度匹配电路有效

专利信息
申请号: 200810020079.9 申请日: 2008-03-25
公开(公告)号: CN101252347A 公开(公告)日: 2008-08-27
发明(设计)人: 周之栩;牟陟;李凡;何徳军 申请(专利权)人: 苏州长新微电子有限公司
主分类号: H03H11/02 分类号: H03H11/02;H03M3/02
代理公司: 苏州创元专利商标事务所有限公司 代理人: 范晴
地址: 215021江苏省*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 数字 调制 高精度 匹配 电路
【说明书】:

技术领域

发明涉及一种基于数字调制的高精度匹配电路。

背景技术

目前在技术上设计镜像匹配的电路器件的基本方法有:增大器件的面积;在物理布图上采用中心对称的布局方式;在镜像匹配的电路器件周围增加相同的冗余器件;采用激光微调等。但是无论是增大器件的面积、还是采用中心对称的布局方式以及在电路器件周围增加相同的冗余器件,都无法完全消除由于工艺变化产生的各个电路元件的不对称性。而采用激光微调不仅仍无法完全消除电路元件的不对称性,还会增加测试工艺流程的成本和复杂度。

发明内容

本发明的目的是提供一种基于数字调制的高精度匹配电路,采用SIGMA-DELTA调制的方式对需要镜像匹配的电路器件进行动态切换,从而在时域上获得各电路器件的平均值,在电路的各个输出端上达到高精准的镜像匹配。

本发明的技术方案是:一种基于数字调制的高精度匹配电路,所述匹配电路包括N个输出端和N个电路器件,所述N个输出端和N个电路器件之间顺序对应连接有N×N开关阵列,所述匹配电路还包括N×N寄存器阵列以及对N×N寄存器阵列中的数据进行调制的SIGMA-DELTA调制模块,所述SIGMA-DELTA调制模块和N×N寄存器阵列设有时钟输入端,所述时钟输入端连接有控制所述SIGMA-DELTA调制模块的调制频率和N×N寄存器阵列的调制信号输出频率的时钟,所述N×N寄存器阵列的调制信号输出端与N×N开关阵列的开关控制输入端连接,所述N×N寄存器阵列调制信号控制所述N×N开关阵列的每一行和每一列上每次有且仅有一个开关闭合。

本发明进一步的技术方案是:一种基于数字调制的高精度匹配电路,所述匹配电路包括N个输出端和N个电路器件,所述N个输出端和N个电路器件之间顺序对应连接有N×N开关阵列,所述匹配电路还包括N×N寄存器阵列以及对N×N寄存器阵列中的数据进行调制的SIGMA-DELTA调制模块,所述SIGMA-DELTA调制模块和N×N寄存器阵列设有时钟输入端,所述时钟输入端连接有控制所述SIGMA-DELTA调制模块的调制频率和N×N寄存器阵列的调制信号输出频率的时钟,所述N×N寄存器阵列的调制信号输出端与N×N开关阵列的开关控制输入端连接,所述N×N寄存器阵列调制信号控制所述N×N开关阵列的每一行和每一列上每次有且仅有一个开关闭合;所述SIGMA-DELTA调制模块为可调阶数的0到M阶SIGMA-DELTA调制模块,其中M小于N,所述0到M阶SIGMA-DELTA调制模块设有阶数控制信号输入端,所述阶数控制信号由阶数控制信号输入端输入;所述N×N寄存器阵列中的数据为N阶单位矩阵经过换行和换列变换得到的N阶方阵,所述SIGMA-DELTA调制模块对N×N寄存器阵列中数据的调制为对所述N阶方阵进行换行和换列变换。

本发明优点是:

1.本发明采用SIGMA-DELTA调制的方式对需要镜像匹配的电路器件进行动态切换,可以在时域上完全消除各个电路器件之间的不对称性。

2.本发明高阶的SIGMA-DELTA调制将会有效的抑制电磁干扰(EMI)。

3.本发明动态调制方式可以有效的消除电路器件产生的低频噪声,从而提高电路的性能指标。

4.本发明应用范围广,可用于任何需要完全镜像匹配的高性能电路设计,对各类器件都可进行有效的调制对称校准。

附图说明

图1为本发明的系统框图。

其中:1N×N开关阵列;2输出端;3电路器件;4SIGMA-DELTA调制模块;5N×N寄存器阵列。

具体实施方式

下面结合附图及实施例对本发明作进一步描述:

实施例:如图1所示,一种基于数字调制的高精度匹配电路,所述匹配电路包括N个输出端2和N个需要镜像匹配的电路器件3,所述电路器件3可以为电阻、电容、CMOS管或恒流源等;所述N个输出端2和N个电路器件3之间顺序对应连接有N×N开关阵列1,所述匹配电路还包括N×N寄存器阵列5以及对N×N寄存器阵列5中的数据进行调制的SIGMA-DELTA调制模块4,所述SIGMA-DELTA调制模块4和N×N寄存器阵列5设有时钟输入端,所述时钟输入端连接有控制所述SIGMA-DELTA调制模块4的调制频率和N×N寄存器阵列5的调制信号输出频率的时钟,所述N×N寄存器阵列5的调制信号输出端与N×N开关阵列1的开关控制输入端连接,所述N×N寄存器阵列5调制信号控制所述N×N开关阵列1的每一行和每一列上每次有且仅有一个开关闭合,这样就保证了每个输出端2每次仅和一个电路器件3连通。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州长新微电子有限公司,未经苏州长新微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810020079.9/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top