[发明专利]多元芯片型积层电容器的制造方法

说明书

技术领域

本发明涉及电容器技术领域，具体为多元芯片型积层电容器的制造方法。

背景技术

由于半导体技术的演进，使得半导体构装的产品在市场需求提高下，不断发展出更精密、更先进的电子组件。以目前的半导体技术而言，比如覆晶构装的技术、积层基板的设计及被动组件的设计等，均在半导体产业中，占有不可或缺的地位。以覆晶/球格数组封装结构为例，芯片系配置于封装基板的表面上，并且芯片与封装基板电性连接，而封装基板系为多层图案化电路层，以及多层绝缘层积集而成，其中图案化电路层可经由微影蚀刻的方式加以定义而成，而绝缘层配置于相邻二图案化电路层之间。此外，为了得到更佳的电气特性，封装基板的表面上还配置有电容、电感以及电阻等被动组件，其可藉由封装基板的内部线路而与芯片以及其它电子组件电性连接。

在被动组件的设计上，由于芯片在高速运算下，会产生高热，且芯片所产生的热能会传至封装基板后再传至被动组件。为了使被动组件即使在高温的环境下，也不会影响其电气特性，因此必须设计具有耐高温以及高稳定性的被动组件，而微小型积层电容器即是其中一例。

一般的微小型积层电容器，主要系由多层介电层与多层金属层堆栈而成，其中，介电层系由高介电常数之材质，如：钡钛酸盐所组成，而金属层系由如：银、银钯合金之导电材质所组成，且多层金属层形成多个阳、阴极交替之内电极(Internal electrode)，而内电极与介电层系构成一电容结构，其两侧还配置有一对终端电极，分别电性连接阳、阴极之内电极，形成阳极及阴极，且该等阳极及阴极表面可形成一表面金属层，如：镍，以防止氧化。而体积微小型化，可以增加运用范围，但是，其制程复杂，成本高，短路率很多，制造过程及组装困难。再者，美国第US6249424号专利亦揭露有单一铝芯片电容器7，见图1，该电容器系由阳极1与阴极2中间隔离一隔离层3所构成，其中阳极1上包覆有介电氧化膜(Al2O3)2，导电性碳胶层5及银胶层6所构成之阴极2与阳极1之间则有导电高分子层4，而隔离层3隔绝阴极2与阳极1构成铝芯片电容器7。然而，电容器欲增加其电容值系以并联连接方式，使数个电容器堆栈并令该等电容器之电容值相加，得到数个电容值相加后之较大的电容值(如第2图所示)，并将堆栈后之铝芯片电容器7进行封装9，且从阳极1与阴极端分别引出导脚8，形成完整之电容器，但是，堆栈电容器需以治具11挤压铝芯片电容器7(如第3图所示)，故制程复杂(增加以治具11压着及上银胶10等程序)，成本高，短路率很多，且容易于封装时产生热应力造成电容损坏，又如美国第US6421227号专利亦揭示电容不同之堆栈方式，请参阅第4a、4b、4c图所示，其显示该专利之图标之多种不同堆栈方式，然而，不论何种堆栈方式，亦如上述美国第US6249424号专利，无法克服电容器容易损坏、制程复杂、成本高、短路率很高的缺点。因此，如何能开发设计出一种多元芯片型积层电容器，将是相关业界亟待努力之课题。

发明内容

针对上述问题，本发明提供了多元芯片型积层电容器的制造方法，其制作过程简单、成本低、组装方便、合格率高。

多元芯片型积层电容器的制造方法：其特征在于：将不同的金属薄片基板分别切割出数个分离而其延伸部仍与基板而相连的阳极片及阴极片，将多细孔性的隔离薄板冲压出与阴极片、阳极片对应而较阴极片、阳极片小的通孔后作为阴极片、阳极片之间的隔离层；接着将阴极片、阳极片及隔离层按照阴极片、隔离层、阳极片、隔离层、阴极片的顺序进行堆栈及压合，形成至少一层阴极片、隔离层、阳极片的积层结构；之后再将该积层结构浸渍于电解质之溶液中，以吸收电解质，且予以热聚合，使阳极片与阴极片之间的隔离层形成导电性高分子聚合物电解质层；最后将此积层结构进行裁切，并引出阳极导片、阴极导片，即完成多元芯片型之积层电容器。

其进一步特征在于：将积层结构浸渍于电解质溶液之前将该积层结构碳化；积层结构进行裁切后在积层的外部封装覆盖层，所述覆盖层的内层为纤维带；

多元芯片型积层电容器的制造方法，其特征在于：将不同的金属薄片基板分别切割出数个分离而其延伸部仍与基板而相连的阳极片及阴极片，将多细孔性的隔离薄板冲压出与阴极片、阳极片对应而较阴极片、阳极片小的通孔后作为阴极片、阳极片之间的隔离层；将阳极片、阴极片及隔离层依照覆盖层、碳纤带，然后是根据隔离层、阴极片、隔离层、阳极片、隔离层、阴极片、隔离层、阳极片等顺序进行堆栈及压合形成至少一层依次为隔离层、阴极片、隔离层、阳极片的积层结构，最后依次为隔离层、纤维带、覆盖层之顺序相互堆栈及压合，并引出与阳极片相连接之阳极导片，以及一与阴极片相连接之阴极导片，作为外部电极，即形成多元芯片型积层电容器。