[发明专利]一种用于高速串行接口中的模拟判决反馈均衡器

说明书

技术领域

本发明涉及一种用于高速串行接口中的模拟判决反馈均衡器，适用于超过1Gbps的串行数据接口电路。 

背景技术

在高速串行数字接口电路中，数据传输速率受到信道带宽的影响。即使在短距离(＞30cm)的印刷电路板上，超过1GHz的频率成分也会经常有超过30dB以上的衰减。高频信号的衰减导致脉冲展宽，从而引起码间干涉(Inter-Symbol-Interference，ISI)。在接收电路中，模拟的高频增益器(Emphasizer)和判决反馈均衡器(Decision Feedback Equalizer，DFE)补偿电路是两个主要的补偿信道高频衰减的技术。模拟高频增益电路是线性盲补偿电路，它无法彻底消除ISI，并且会增加高频区域的噪音。判决反馈均衡器(Decision Feedback Equalizer，DFE)补偿电路是高速串行接口电路中有效补偿ISI的技术。 

发明内容

本发明的目的在于克服上述不足之处，从而提供一种用于高速串行接口中的模拟判决反馈均衡器，其对模拟电路的线性和绝对误差要求较低，可节省设计成本。 

按照本发明提供的技术方案，一种用于高速串行接口中的模拟判决反馈均衡器，包括：第二输出复用器、第三位移比较器、误差寄存器、投票逻辑计数器及锁定判定电路，特征是：高频补偿电路的输出端与第一模拟加法器的第一输入端连接，模拟补偿信号生成电路输出端与第一模拟加法器的第二输入端连接，第一模拟加法器输出端分别与第一位移比较器的第一输入端、第二位移比较器的第一输入端相连，第一位移比较器的第二输入端与寄存器f1输出的+f1相连，第二位移比较器的第二输入端与寄存器f1输出的-f1相连，第一位移比较器的输出端和第二位移比较器的输出端分别与第一输出复用器的两个输入端相连接；第一输出复用器的选择端与一个时钟前数据值相连，根据所述一个时钟前数据值的判定值，选择第一、第二位移比较器输出中的一个作为当前数据值的输出；第二模拟加法器的第一输入端与第一模拟加法器的输出端相连，第二模拟加法器的第二输入端与寄存器f1输出的+f1相连；第三模拟加法器的第一输入端与第一模拟加法器的输出端相连，第三 模拟加法器的第二输入端与寄存器f1输出的-f1相连，当前数据值与投票逻辑计数器输入端相连；第二输出复用器的选择端与当前数据值相连接，第二输出复用器的两个输入端分别与第二模拟加法器、第三模拟加法器的输出端相连接，第三位移比较器的输出端与误差寄存器输入端相连接，误差寄存器输出端与投票逻辑计数器输入端相连接，投票逻辑计数器输出端与锁定判定电路的输入端相连；待处理的模拟信号由高频补偿电路输入端输入，模拟信号经过高频补偿电路后，和模拟补偿信号生成电路的输出通过第一模拟加法器补偿码间干涉节点中的f2-f5节点； 

所述第一、第二两个位移比较器和第一输出复用器用于判定输出数据；所述第二、第三模拟加法器和第二输出复用器用于误差输出判断电路中判定输出数据；所述的第三位移比较器用于比较第二复用器的输出与寄存器f0的值，误差寄存器用于存贮第三位移比较器的输出，误差寄存器的值输入到投票逻辑计数器，为投票逻辑所用，投票逻辑计数器的输出与锁定判定电路的输入相连，锁定判定电路提供判决反馈均衡器锁定输出。 

所述第一、第二位移比较器和第一输出复用器用于判定输出数据。 

所述第一、第二、第三比较器是输出为+/-1的模拟数字转换器，当输入信号大于比较信号时，输出为+1，反之为-1。 

所述第一输出复用器、第二输出复用器从两路输入中选择一个为输出的电路；有两个信号输入和一个选择端输入；输出值为两个信号输入中的一个，选择哪一路信号为输出依赖于选择端输入。 

所述第二、第三模拟加法器和第二输出复用器、第三比较器、误差寄存器可构成误差生成电路。 

所述模拟补偿信号生成电路是一个ADC电路，根据输入数字信号生成补偿模拟信号。 

所述第一模拟加法器、第二模拟加法器、第三模拟加法器分别为模拟电路，输出为两路模拟输入之和。 

所述投票复用电路利用第一异或门)、第二异或门、第三异或门和第一双向计数器、第二双向计数器、第三双向计数器及第一积分器、第二积分器、第三积分器、加法器进行的投票。 

所述投票复用电路是一个根据输出数据选择投票是否有效的复用电路；误差和数据的相关通过积分器来调节节点补偿系数；投票只考虑寄存器D1值为+1，并且寄存器D0为-1的情况，因为在D0为+1的情况下，ISI不会产生误差。