[发明专利]基于RapidIO互联的多核DSP阵列媒体处理系统及其方法

说明书

技术领域

本发明涉及一种多核DSP系统中的任务调度方法，特别涉及一种基于RapidIO互联的多核DSP阵列媒体处理系统及其方法。

背景技术

多媒体处理(如H.263，MPEG-4，H.264编解码 转码)都涉及都非常复杂的数学运算，需要耗费大量的处理资源，例如：H.264 CIF(352x288像素点)格式实时每秒30帧的编码运算需要耗费1000Mhz以上的通用CPU运算资源，目前最快的Intel P4 4GHz的CPU也只能支持4～5路，最快的单核DSP也只能支持7～8路。传统的单个单核DSP无法处理高清(HD Full HD)的视频。为了满足大量并行数据处理，DSP借助PCI总线接口，通过PCI桥可以实现多DSP总线互连，共享彼此的资源，使DSP之间可以直接进行数据交换。通用总线结构存在的主要问题是：当系统总线存在多个设备时，每个设备共用总线带宽，需要通过仲裁分时占用总线，造成每个设备可使用的总线带宽不足。由于半导体技术的发展遭遇到了技术瓶颈，单纯提高芯片的主频不再可行，从通用CPU到DSP都在向多核处理器的构架迁移。有些复杂的运算需要多颗多核DSP处理，RapidIO是一种高速、包交换式点对点协议，具有可预测的低时延特性，非常适合于在视频转码、工业成像、媒体网关、无线基站、以及其它对带宽和低时延有严格要求的应用中连接可扩展的多个DSP。目前，RapidIO在高清多媒体处理领域的应用还有待于进一步的开发和应用。

发明内容

为了克服现有技术存在的不足，本发明提供一种多核DSP的动态任务分配和调度的媒体处理系统及其方法。

为了达到上述发明目的，本发明采取的技术方案是提供一种基于RapidIO互联的多核DSP阵列多媒体处理系统，其特点在于：它由RapidIO将3个以上的多核DSP串行互联，封装在一个芯片内部，其核之间的通信采用高速总线和共享内存来实现；所述的串行互连形式为星型拓扑结构、Mesh拓扑结构、环型拓扑结构或点到点拓扑结构中的一种或它们的组合；所述的多核DSP，其中，1个为高清编码器，1个为画面融合器，其余为高清解码器。

本发明技术方案还提供一种基于RapidIO互联的多核DSP阵列多媒体处理方法，其特点在于步骤如下：

(1)将高清媒体处理流分别发送到多个多核DSP高清解码器进行解码处理；

(2)将上述处理结果通过RapidIO传输到另外1个多核DSP画面融合器中进行画面融合处理；

(3)再将处理后的信号送入多核DSP高清编码器中进行编码处理。

本发明应用了业界领先的RapidIO交换技术，能够在每个DSP芯片之间分别提供一个最高10Gbps的低延时数据交换通路，保证了流水线方式处理的可行性。同时，由于本发明的每个DSP芯片只承担处理某一项功能，极大提高单个DSP芯片的处理密度，多核DSP的动态任务分配和调度方法，能够高效地根据每个DSP内核的处理负载实时分配处理任务。

附图说明

图1是本发明实施例基于RapidIO互联的DSP星型拓扑结构示意图；

图2是多媒体处理方法的工作流程图；

图3是本发明实施例基于RapidIO互联的DSP Mesh拓扑结构示意图；

图4是本发明实施例基于RapidIO互联的DSP环型拓扑结构示意图；

图5是本发明实施例基于RapidIO互联的DSP点到点拓扑结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步描述：

实施例1：

参见附图1，它是本实施例基于RapidIO互联的多核DSP星型拓扑结构示意图；5个多核DSP通过RapidIO Switch呈星型连接，多核DSP中，1个为高清编码器，1个为画面融合器，3个为高清解码器。本实施例将5个DSP核封装在一个芯片内部，核之间通过高速总线和共享内存来通信。每个DSP核独立运行在高达1GHz的频率上，极大提高单个DSP芯片的处理密度，同时降低功耗和面积。