[发明专利]一种片上系统芯片验证的方法和装置有效

专利信息
申请号: 200810026504.5 申请日: 2008-02-23
公开(公告)号: CN101515301A 公开(公告)日: 2009-08-26
发明(设计)人: 张奇;李新辉 申请(专利权)人: 炬力集成电路设计有限公司
主分类号: G06F17/50 分类号: G06F17/50
代理公司: 暂无信息 代理人: 暂无信息
地址: 519085广东省珠海市*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 系统 芯片 验证 方法 装置
【说明书】:

技术领域

发明涉及片上系统(System on a Chip:SoC)芯片领域,特别涉及一种SoC芯片验证的方法和装置。

背景技术

随着SoC芯片设计日趋复杂,验证成为SoC芯片设计过程中关键的环节。一个设计被综合前,首先要进行逻辑功能验证,以确保模块或芯片的功能正确性。通常的功能验证主要采用自底向上的验证策略,可分为模块级验证和系统级验证两个阶段。

传统验证方法大多是在信号级的接口上直接与待验证SoC芯片进行通信,即用激励直接驱动SoC芯片的引脚,通过检查接口信号的值和变化来达到验证设计功能的目的。这种方法的抽象层次较低,验证平台的开发与SoC芯片的接口协议紧密相关,使得验证平台的重用性较差。

参考验证方法(Reference Verification Methodology,RVM)/验证方法手册(Verification Methodology Manual,VMM)的出现提高了SoC芯片验证平台的重用性。

RVM/VMM将SoC芯片验证平台的抽象层次提高到事务级,而且构建层次化的结构,层与层之间具有一定的独立性,改变底层并不会影响上层,从而做到一个验证平台可以验证多个不同的SoC芯片。

所谓事务(Transaction)是指设计对象与事务处理器(Transactor)之间通过接口所做的一次数据传输。从硬件的角度来看,事务可看成作用在一个特定接口上的一组信号的集合单元。事务具有3个要素:起始时间、终止时间,以及所有与这个事务相关的信息。

RVM/VMM能够让用户除了可以在信号/引脚级上进行验证,还可以在事务级上进行验证,从而提高了设计生产率。

RVM/VMM能把验证的步骤分层进行,将验证工作提高到更高的抽象层次,即事务层。层次化的验证方法使得用户只需关心SoC芯片的输入/输出接口,而不必关心SoC芯片内部的具体实现。用户可以搭建出具有随机测试、自动检错核对、功能覆盖等功能的层次化验证平台。这类验证平台包含很多参考模块,每个模型可完成不同的功能。

如图1所示,现有技术SoC芯片验证系统的结构示意图中,基于RVM/VMM的验证平台分成5层,每层完成独立的功能,层与层通过接口互相连接。

信号层提供验证平台与SoC芯片的信号级连接。验证平台通过信号层将上层产生的激励驱动到SoC芯片中。具体实现时,需要定义验证平台与SoC芯片连接的虚端口,当SoC芯片的接口改变时,只需要修改验证平台虚端口中的信号,上层模块不需要修改,方便整个验证平台的重用。

命令层将信号层的信号抽象为事务,给高层提供SoC芯片的接口与事务的转换。命令层主要包括驱动器和监视器,与上层模块通过事务级通道连接,与下层模块通过虚端口连接。驱动器完成对SoC芯片激励的驱动。监视器检测SoC芯片的输出,将输出反馈给上层模块。

功能层模拟SoC芯片的基本行为,将SoC芯片的行为抽象为更高一级的事务。功能层中包括两个事务处理器和自动比较模块。其中一个事务处理器根据SoC芯片所遵循的协议将上层产生的事务进行处理,经过事务处理器处理的事务通过事务级通道传给下层。另一个事务处理器将SoC芯片处理之后的数据传输给自动比较模块。自动比较模块用于对比事务经过SoC芯片处理之后是否符合协议的要求,通常用于检查SoC芯片传输数据的正确性。

激励产生层用于产生对SoC芯片的激励事务。这一层包括产生器,用于产生一系列的事务对象,通过事务级通道传输给下层。RVM/VMM支持两种产生器:原子(Atomic)产生器,用于产生一组相似的事务对象;情景(Scenario)产生器,用于产生顺序可控制的事务对象。

测试层用于对SoC芯片的逻辑功能进行验证。这一层主要是用户为了验证SoC芯片的逻辑功能而编写的不同测试例,在测试例中可以对各个模块的限制条件进行修改。通过对不同测试例运行结果的统计,可以查看SoC芯片的功能覆盖率,只有功能覆盖率达到一定要求,才能够认为该SoC芯片通过验证。

由于目前的SoC芯片内部十分复杂,并且可以完成多种功能,所以在进行检测时,只能选择一部分功能进行验证。验证结束后,选择另一部分功能进行验证。

由于进行验证时,将整个验证系统进行整体编写,如果想要对该SoC芯片的其他功能进行验证,必须根据需要验证的功能重新编写测试例,并对验证系统内每一层的模块进行重新编译,而每次编译都需要花费大量时间。

综上所述,现有技术中对同一个SoC芯片不同功能进行验证时,测试系统构建复杂,需要较长时间,重用性较差,维护困难,并且每次验证都需要重新编译,增加了验证的难度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于炬力集成电路设计有限公司,未经炬力集成电路设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810026504.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top