[发明专利]一种数据处理方法、控制器及系统

说明书

技术领域

本发明涉及电子器件通讯技术，尤其涉及一种数据处理方法、控制器及系 统。

背景技术

最早提出联合测试行动组(Joint Test Action Group，JTAG)技术，主要是为 了解决高复杂、高集成度芯片以及印刷电路板(Printed Circuit Board，PCB)的 测试问题。

随着JTAG技术的发展，JTAG技术在产品测试、产品维护升级、故障定位 等方面的优良表现，使得JTAG技术得到广泛应用。JTAG技术本身是基于串行 接口，因此处理效率是该技术的关键指标，然而现有的专用JTAG处理器件或者 其它处理器件，无论是在处理性能，还是在应用推广的成本上，都不具有优势。

现有的采用专用JTAG处理器件实现的技术方案，主要是使用专用芯片+业 务中央处理器(Central Processing Unit，CPU)方式实现。

专用芯片提供相应的接口，并在业务CPU的控制下实现JTAG数据的收发， 具体比如，业务CPU负责运算处理通过专用芯片传输的JTAG数据，并将处理 的JTAG数据下发到专用芯片；专用芯片则实现JTAG数据流并串转换，以及控 制JTAG接口中的测试复位输入(Test Reset，TRST)、测试模式选择(Test Mode  Select，TMS)、测试数据输入(Test Data Input，TDI)以及测试数据输出(Test  Data Output，TDO)、测试时钟(Test Clock，TCK)数据的收发。

如图1所示的，专用芯片处理JTAG数据的操作方式为：业务CPU完成所 要发送的JTAG数据的运算，将JTAG数据如TMS、TDI写入专用芯片对应的 地址，专用芯片启动发送与接收TDO数据，业务CPU此时等待专用芯片处理， 直至专用芯片处理完成。专用芯片处理完成后，业务CPU取回接收到的数据后， 运算下一次需要发送的数据，并将运算完成的数据写入专用芯片的对应地址， 启动下一次JTAG操作。依次循环操作，直至操作完成。

在实现本发明过程中，发明人发现，在整个操作过程中，如图1所示，业 务CPU处理(如CPU的数据收发)与JTAG数据流收发是串行交替进行的， CPU发送JTAG数据后，必须等待专用芯片与外部JTAG接口的数据收发操作 完成，才能进行下一次CPU操作，这样，导致了专用芯片的数据收发是非连续 的，JTAG处理效率低。

发明内容

本发明所要解决的技术问题在于，提供一种JTAG处理效率高的数据处理方 法、控制器及系统。

一方面，本发明的实施例提供了一种处理系统，所述处理系统包括处理器 处理器、中断控制器和JTAG加载控制器；其中，所述JTAG加载控制器，用于 执行所述JTAG数据的发送和接收，并根据所述JTAG数据的发送和接收情况向 所述中断控制器发送中断请求以完成所述JTAG数据收发的连续处理；所述中断 控制器，用于响应来自所述JTAG加载控制器的中断请求，并将所述中断请求发 送给所述处理器；所述处理器，用于处理所述中断控制器发送的中断请求，并 在所述JTAG加载控制器进行JTAG数据收发时，进行所述JTAG数据运算处理；

其中，所述JTAG加载控制器包括：

处理控制单元，用于从所述处理器接收控制信息，并根据所述控制信息在 所述处理器进行所述JTAG数据处理时，控制所述JTAG数据收发的连续处理；

数据存储单元，用于存储JTAG数据；

状态监控单元，用于监控所述数据存储单元存储的JTAG数据的处理状态， 并根据配置向所述中断控制器上报或屏蔽相关处理状态；

时序控制接口，与所述数据存储单元相连，用于实现所述数据存储单元存 储的JTAG数据与外部串行数据的交互。

另一方面，本发明的实施例提供了一种JTAG加载控制器，其包括：处理控 制单元，用于根据所述处理器的控制信息在所述处理器进行JTAG数据处理时， 控制JTAG数据收发的连续处理；数据存储单元，用于在所述处理控制单元的控 制下存储相应的JTAG数据；状态监控单元，用于监控所述数据存储单元存储的 JTAG数据的处理状态，并根据配置向所述中断控制器上报或屏蔽相关处理状 态；时序控制接口，用于实现所述数据存储单元存储的JTAG数据与外部串行数 据的交互。