[发明专利]导线架型态封装结构

说明书

技术领域

本发明是有关于一种封装结构，且特别是有关于一种导线架型态封装结构。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。

在集成电路的封装中，裸芯片是先经由晶圆(wafer)制作、电路设计、光罩制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的裸芯片，经由裸芯片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体(moldingcompound)将裸芯片加以包覆，以构成一芯片封装(chip package)结构。封装的目的在于，防止裸芯片受到外界温度、湿气的影响以及杂尘污染，并提供裸芯片与外部电路之间电性连接的媒介。

请参考图1，其绘示传统的一种芯片封装结构的剖面示意图。传统芯片封装结构100包括一芯片110、一导线架(lead frame)120、多个焊线(bonding wire)130与一封装胶体140。导线架120具有一芯片座(die pad)122与多个引脚(lead)124，且芯片110配置于芯片座122上。另外，芯片110可通过这些焊线130的其中之一而电性连接至导线架120的这些引脚124的其中之一。封装胶体140则包覆芯片110、这些焊线130、芯片座122以及各个引脚124的一部分。

然而，在小型封装结构或芯片尺寸很大的封装结构中，导线架的引脚的长度相对而言较为短。而且，随着这些引脚的长度相对变短，会造成一些问题。请参照图2，其为图1的部分放大132的放大平面图。如图2所示，在形成封装胶体140的过程中，胶体材料与引脚124接触的接合处容易产生不密合、空隙，即所谓的脱层(delaminate)现象，以致于湿气很快地由此处渗入芯片结构中，进而降低封装结构的可靠度以及使用寿命。

发明内容

有鉴于此，本发明的目的就是在提供一种导线架型态封装结构，能够避免传统封装结构的脱层现象，以及可提高封装结构的可靠度。

基于上述目的，本发明提出一种导线架型态封装结构，包括：一导线架、一芯片以及一封装胶体。导线架包含一芯片座、环绕芯片座配置的多个功能性引脚，以及配置于这些功能性引脚之间的多个非功能性引脚。其中，至少一个非功能性引脚于封装胶体内具有一防脱层部。芯片配置在芯片座上，并电性连接至这些功能性引脚。另外，封装胶体至少包覆芯片、芯片座、至少部分的功能性引脚以及至少部分的非功能性引脚。

依照本发明的实施例所述的导线架型态封装结构，上述的防脱层部具有一第一端与一第二端，其中第一端与外引脚相连接，第二端则邻近于芯片座。

依照本发明的实施例所述的导线架型态封装结构，上述的防脱层部向上弯折形成一隆起部，且第二端高于该第一端。

依照本发明的实施例所述的之导线架型态封装结构，上述的防脱层部亦可先向上弯折形成一隆起部，之后再向下弯折，且第二端可以高于、等于或低于第一端的高度。

依照本发明的实施例所述的导线架型态封装结构，上述的防脱层部向下弯折形成一凹陷部，且第二端低于该第一端。

依照本发明的实施例所述的导线架型态封装结构，上述的防脱层部亦可先向下弯折形成一凹陷部，之后再向上弯折，且第二端可以低于、等于或高于第一端的高度。

依照本发明的实施例所述的导线架型态封装结构，上述的防脱层部为一凹陷结构，其例如为包含至少一凹槽的结构。

依照本发明的实施例所述的导线架型态封装结构，上述的功能性引脚与非功能性引脚的线宽大致上相同。

依照本发明的实施例所述的导线架型态封装结构，还包括多条焊线，其分别连接芯片与功能性引脚的一端，这些焊线的材质为金或其他合适的导电材料。

依照本发明的实施例所述的导线架型态封装结构，还包括一粘着层，其配置于芯片与芯片座之间。

依照本发明的实施例所述的导线架型态封装结构，上述的封装胶体的材质为环氧树脂或其他合适的高分子材料。

本发明可通过导线架上的非功能性引脚的防脱层部的设计，让封装胶体与导线架的接触面积增加，而避免传统的脱层现象发生，进而提高封装结构的可靠度以及使用寿命。

另外，本发明的导线架型态封装结构，包含一种四方扁平无引脚封装体(QFN)、TSOP封装体或者其他具有芯片座的封装体。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。